[发明专利]沟槽型瞬态电压抑制器及其制作方法

权利要求书

1.一种沟槽型瞬态电压抑制器，其特征在于，包括：

第一金属层和第二金属层；

键合半导体结构，其包括键合设置的至少三个半导体柱，且相邻的两个所述半导体柱的导电类型相反；

所述至少三个半导体柱包括用于与所述第一金属层连接的第一连接柱和用于与所述第二金属层连接的第二连接柱，及位于所述第一连接柱与所述第二连接柱之间的间隔柱，其中，所述第一连接柱与所述第二连接柱为相反导电类型，所述间隔柱包括偶数个所述半导体柱。

2.根据权利要求1所述的沟槽型瞬态电压抑制器，其特征在于，所述沟槽型瞬态电压抑制器还包括第一氧化硅层和第二氧化硅层，所述第一氧化硅层与所述第二氧化硅层分别位于所述键合半导体结构的两侧，且所述半导体柱的两端分别与所述第一氧化硅层和所述第二氧化硅层连接。

3.根据权利要求2所述的沟槽型瞬态电压抑制器，其特征在于，所述沟槽型瞬态电压抑制器还包括第一衬底层和第二衬底层，所述第一衬底层位于所述第一氧化硅层相对所述键合半导体结构的一侧表面；所述第二衬底层位于所述第二氧化硅层相对所述键合半导体结构的一侧表面。

4.根据权利要求3所述的沟槽型瞬态电压抑制器，其特征在于，所述第一金属层位于所述第一衬底层相对所述第一氧化硅层的一侧表面，所述第二金属层位于所述第二衬底层相对所述第二氧化硅层的一侧表面。

5.一种沟槽型瞬态电压抑制器的制作方法，其特征在于，包括以下步骤：

S1：提供第一导电类型的第一衬底，从所述第一衬底的上表面刻蚀所述第一衬底并形成至少两个第一沟槽及至少一个位于所述第一沟槽之间的第一半导体柱；

S2：提供第二导电类型的第二衬底，从所述第二衬底的正面刻蚀所述第二衬底并形成对应所述第一半导体柱且与所述第一半导体柱相适配的第二沟槽及对应所述第一沟槽且与所述第一沟槽相适配的第二半导体柱；

S3：使得所述第二衬底的正面对准所述第一衬底的上表面，令所述第一半导体柱进入所述第二沟槽、所述第二半导体柱进入所述第一沟槽从而将所述第一衬底与所述第二衬底组合在一起；

S4：进行第一次高温热处理，使得所述第一半导体柱与所述第二半导体柱键合在一起并形成键合半导体结构，所述键合半导体结构包括第一连接柱、第二连接柱及位于所述第一连接柱和所述第二连接柱之间的间隔柱，其中，所述第一连接柱与所述第二连接柱为相反导电类型，所述间隔柱包括偶数个所述半导体柱；

所述第一连接柱由所述第一半导体柱或所述第二半导体柱构成，所述第二连接柱由所述第一半导体柱或所述第二半导体柱构成，所述间隔柱由所述第一半导体柱和/或所述第二半导体柱构成；

S5：形成连接所述第一连接柱的第一金属层和连接所述第二连接柱的第二金属层。

6.根据权利要求5所述的沟槽型瞬态电压抑制器的制作方法，其特征在于，S1还包括从所述第一衬底的下表面进行氧离子注入，并在所述第一衬底内形成连接所述第一沟槽和所述第一半导体柱的第一氧离子注入区；

S2还包括从所述第二衬底的背面进行氧离子注入，并在所述第二衬底内形成连接所述第二沟槽和所述第二半导体柱的第二氧离子注入区；

S4还包进行第二次高温热处理，将所述第一氧离子注入区和所述第二氧离子注入区分别转化成第一氧化硅层和第二氧化硅层。

7.根据权利要求6所述的沟槽型瞬态电压抑制器的制作方法，其特征在于，形成所述第一金属层的具体步骤包括：

从所述下表面刻蚀所述第一衬底层及所述第一氧化硅层，形成连接所述第一连接柱的第一接触孔；

在所述下表面及所述第一接触孔内生长所述第一金属层；

形成所述第二金属层的具体步骤包括：从所述背面刻蚀所述第二衬底层及所述第二氧化硅层，形成连接所述第二连接柱的第二接触孔；在所述背面及所述第二接触孔内生长所述第二金属层。

8.根据权利要求5所述的沟槽型瞬态电压抑制器的制作方法，其特征在于，所述第一次高温热处理包括在500-900℃氮气气氛下预处理600min以上，然后进行两次快速退火，退火温度1200℃，升温速率大于75℃/s，降温速率大于60℃/s，退火时间30-45s。