[发明专利]薄膜电阻的制造方法和薄膜电阻

说明书

本发明提供一种薄膜电阻的制造方法和薄膜电阻，所述方法包括：提供半导体衬底，所述半导体衬底上形成有层间介电层；在所述层间介电层上形成薄膜电阻层，所述薄膜电阻层包括第一部分和第二部分；在所述薄膜电阻层上形成覆盖所述第二部分的阻挡层；在所述层间介电层上形成导电连接层，所述导电连接层覆盖所述阻挡层，并露出所述第一部分。根据本发明的半导体器件的制造方法、半导体器件和电子装置，在薄膜电阻层与导电连接层之间通过设置阻挡层代替导电通孔进行连接，消除了导电通孔对所形成的半导体器件的电阻的影响，减少了影响电阻温漂系数的变量，增加了薄膜电阻集成器件的电阻稳定性。

技术领域

本发明涉及半导体制造领域，具体而言涉及一种薄膜电阻的制造方法和薄膜电阻。

背景技术

薄膜电阻器作为集成无源元件的使用显著减小了半导体器件在高频时的表面寄生效应，增加了封装密度，改善了器件的可靠性，广泛应用于高性能放大器、线驱动、消费电子和电源管理等应用中。

然而，单纯的薄膜淀积技术，无法应用在集成工艺中。一种典型的集成薄膜电阻技术，是在淀积形成薄膜电阻材料之后形成通孔将薄膜电阻与导电连接线连接，以将薄膜电阻连接至外电路。参看图1示出了一种典型的集成薄膜电阻的半导体器件的结构示意图。半导体器件包括形成在半导体衬底上的第一层间介电层1001，形成在第一层间介电层1001之上的薄膜电阻101，导电连接线103，其中导电连接线103和薄膜电阻101之间采用导电通孔102连接。具体的，形成上述半导体器件的方法包括：首先，提供半导体衬底(未示出)，在所述半导体衬底上形成有第一层间介电层1001；接着，在第一层间介电层1001之上淀积一层薄膜电阻材料层，并对所述薄膜电阻材料层执行图形化工艺形成薄膜电阻101；接着，在半导体衬底上沉积形成第二层间介电材料层并对第二层间介电材料层执行平坦化工艺以形成第二层间介电层1002；接着，执行光刻和刻蚀工艺以在所述第二层间介电层1002中形成通孔，所述通孔露出部分所述薄膜电阻101的表面；接着，采用导电材料填充所述通孔并执行平坦化工艺露出所述第二层间介电层1002，所述通孔形成导电通孔102；接着，执行沉积工艺在第二层间介电层1002之上形成导电材料层，并对导电材料层执行图形化工艺以形成导电连接线103；接着，形成覆盖所述导电连接线103的第三层间介电层1003。

采用上述工艺形成的集成薄膜电阻器器件，其电阻由薄膜电阻、导电通孔和导电连接线三部分构成，其中，实现通孔的过程中，工艺技术的均匀性往往影响导电通孔的尺寸，进而影响导电通孔的电阻；这样，使得薄膜电阻器的温漂系数多了导电通孔这一变量，对薄膜电阻器的电阻精度有很大的影响。

为此，有必要提出一种新的薄膜电阻的制造方法和薄膜电阻，用以解决现有技术中的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供了一种薄膜电阻的制造方法，所述方法包括：

提供半导体衬底，所述半导体衬底上形成有层间介电层；

在所述层间介电层上形成薄膜电阻层，所述薄膜电阻层包括第一部分和第二部分；

在所述薄膜电阻层上形成覆盖所述第二部分的阻挡层；

在所述层间介电层上形成导电连接层，所述导电连接层覆盖所述阻挡层，并露出所述第一部分。

示例性地，所述薄膜电阻层的材料包括SiCr。

示例性地，所述在所述薄膜电阻层上形成覆盖所述第二部分的阻挡层的步骤包括：

执行沉积工艺，以形成覆盖所述薄膜电阻层和所述层间介电层的阻挡材料层；