[发明专利]基于Labview的芯片级ESD自动化测试系统

说明书

本发明涉及模拟集成电路领域，为提出使用软件Labview采用串口通信等方式开展相关单元模块的设计，完成全自动的ESD测试系统，提高ESD测试的精度与可信度并减少测试时间。为此，本发明采用的技术方案是，基于Labview的芯片级ESD自动化测试方法，采用静电释放ESD测试板模拟实际的系统环境，芯片引脚接上拉电阻或下拉电阻模拟实际的负载情况，以晶体振荡器作为时钟源进行测试，测试引脚类型包括电源、通用输入输出GPIO引脚两种，在测试过程中需要在每一个选定引脚处施加接触放电脉冲，施加的接触放电脉冲电压从1kV直到8kV。本发明主要应用于集成电路测试场合。

技术领域

本发明涉及模拟集成电路领域，特别涉及芯片级静电释放防护能力测试，使用Labview 程控测试仪器构建ESD(静电释放)自动化测试系统。

背景技术

如今，电子产业蓬勃发展，与此同时，超大规模集成电路工艺也日趋完善。各种器件的特征尺寸也逐渐变小，目前已达到深亚微米等级。器件尺寸的减小在降低了芯片制造成本的同时，也使集成电路的性能及运行速度显著提高。但也出现了弊端：器件尺寸的降低使集成电路的抗静电放电能力减弱。尤其对于一些静电敏感器件，尺寸的降低使我们对于器件可靠性的要求越来越高。

静电释放目前被认为是芯片潜在质量问题杀手，静电放电的能量可导致芯片内部电路损坏，造成难被发现的软击穿现象，进而出现设备性能下降、数据丢失等问题，甚至使电子产品完全损毁。

由于传统的ESD测试步骤复杂，且由于重复机械的测试动作非常耗费时间精力。采用 Labview控制仪器搭建自动化测试平台可以减少人工的干涉，并且减少测试的误差，达到高效、快速测试的目的。而且由于静电击穿试验具有重复性，采用Labview搭建自动测试系统可以根据测试要求进行测试次数、电压的设置，更加省时省力，并提高测试的精度与可信度。

目前程控仪器的已经成为了现代电子测试必不可少的部分，它使得传统硬件手动测试的形式产生改变，可以充分发挥计算机具备的功能，具有更加强大的拓展性与适用范围，对科研发展具有很重要的意义。

参考文献

[1]雷磊,周永平,张宝华,等.ESD对电子设备的危害及防护[J].装备环境工程,2007, 4(2):81-84.

[2]Lee.ESD measurement methods for carrier tape packing material forESDS semiconductor device[J].2012:1-10.

[3]薛纯,王耀军.静电放电危害及防护技术研究[J].科技信息,2010(31):498-499。

发明内容

为克服现有技术的不足，解决静电放电测试中繁琐且重复性高的问题，本发明旨在提出使用软件Labview采用串口通信等方式开展相关单元模块的设计，完成全自动的ESD测试系统，提高ESD测试的精度与可信度并减少测试时间。为此，本发明采用的技术方案是，基于 Labview的芯片级ESD自动化测试方法，采用静电释放ESD测试板模拟实际的系统环境，芯片引脚接上拉电阻或下拉电阻模拟实际的负载情况，以晶体振荡器作为时钟源进行测试，测试引脚类型包括电源、通用输入输出GPIO引脚两种，在测试过程中需要在每一个选定引脚处施加接触放电脉冲，施加的接触放电脉冲电压从1kV直到8kV，每一个电压电平都进行三次注入测试，若测试级别达到上限后且没有损坏，测试将进入另一个选定的引脚。

具体测试流程如下：首先对芯片引脚施加正向的1kV脉冲，连续施加三次，如果芯片仍正常工作，则再进行三次负向的静电击穿，记录该结果，以此类推从1kV增加静电脉冲等级，若芯片在5kV时出现问题，则记录5kV时最坏的击穿结果，且停止6kV、7kV、8kV的测试，直接记录为芯片已失效，选取其他的芯片继续进行测试。

借助于串行总线控制仪器、虚拟仪器软件架构VISA模块、仪器驱动模块和仪器功能模块进行测试。