[发明专利]一种延时电路

说明书

本发明提供一种延时电路，包括：第一开关单元、第一电容、第二开关单元、第二电容和电流补偿单元，其中所述第一开关单元和所述第二开关单元均连接在第一电压和第二电压之间，所述电流补偿单元与所述第一电容和/或第二电容串联和/或并联在所述第一电压和所述第二电压之间，其中所述电流补偿单元包括至少一个NMOS管，用于为所述延时电路补偿充放电电流，以使得电源电压变化时所述延时电路的延时变化量变小。本发明的延时电路具有电流补偿单元，电容的充放电电流比传统延时电路略大，且电源电压变化时流过电流补偿单元的电流几乎不发生变化，因此电源电压变化时延时电路的延时变化量非常小，延时更收敛、更加稳定。

技术领域

本发明涉及集成电路领域，具体而言涉及一种延时电路。

背景技术

延时电路在集成电路中的应用非常广泛，稳定的延时电路有助于数字电路去毛刺、模拟电路启动等。

根据t＝C*U/I，延时电路的延时随电源电压的变化体现在两个方面：一是翻转电压的变化，二是充放电电流的变化。对于传统延时电路，随着电源电压减小，翻转电压U减小，充放电电流I减小，这二者共同作用下使得延时的变化率减小，但是由于二者变化的比例不一致，所以延时变化范围仍比较大。

因此，为了解决上述问题，有必要提出一种新型的延时电路，以改善上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了改善目前存在的问题，本发明一方面提供一种延时电路，包括：第一开关单元、第一电容、第二开关单元、第二电容和电流补偿单元，其中所述第一开关单元和所述第二开关单元均连接在第一电压和第二电压之间，所述电流补偿单元与所述第一电容和/或第二电容串联和/或并联在所述第一电压和所述第二电压之间，其中所述电流补偿单元包括至少一个NMOS管，用于为所述延时电路补偿充放电电流，以使得电源电压变化时所述延时电路的延时变化量变小。

在一个实施例中，所述第一开关单元包括第一PMOS管、第一NMOS管和第一限流电阻，其中所述第一PMOS管和所述第一NMOS管的栅极均连接输入信号，所述第一PMOS管的源极连接所述第一电压，所述第一NMOS管的源极连接所述第二电压，所述第一PMOS管的漏极连接所述第一限流电阻的一端，所述第一NMOS管的漏极连接所述第一限流电阻的另一端；所述第一电容的一端连接所述第一NMOS管的漏极与所述第一限流电阻之间的第一节点，另一端连接所述第二电压；所述第二开关单元包括第二PMOS管、第二NMOS管和第二限流电阻，其中所述第二PMOS管和所述第二NMOS管的栅极均连接至所述第一节点，所述第二PMOS管的源极连接所述第一电压，所述第二NMOS管的源极连接所述第二电压，所述第二PMOS管的漏极连接所述第二限流电阻的一端，所述第二NMOS管的漏极连接所述第二限流电阻的另一端；所述第二电容的一端连接所述第二PMOS管的漏极与所述第二限流电阻之间的第二节点，另一端连接所述第一电压，所述第二节点连接输出信号。

在一个实施例中，所述电流补偿单元包括第三NMOS管和第四NMOS管，其中，所述第三NMOS管的漏极连接所述第一电压，源极连接所述第一节点，栅极连接所述输入信号的反相信号；所述第四NMOS管的源极连接所述第二电压，漏极连接所述第二节点，栅极连接所述输入信号的反相信号。