[发明专利]一种延时电路

权利要求书

1.一种延时电路，其特征在于，包括：第一开关单元、第一电容、第二开关单元、第二电容和电流补偿单元，其中所述第一开关单元和所述第二开关单元均连接在第一电压和第二电压之间，所述电流补偿单元与所述第一电容和/或第二电容串联和/或并联在所述第一电压和所述第二电压之间，其中所述电流补偿单元包括至少一个NMOS管，用于为所述延时电路补偿充放电电流，以使得电源电压变化时所述延时电路的延时变化量变小。

2.如权利要求1所述的延时电路，其特征在于，其中，

所述第一开关单元包括第一PMOS管、第一NMOS管和第一限流电阻，其中所述第一PMOS管和所述第一NMOS管的栅极均连接输入信号，所述第一PMOS管的源极连接所述第一电压，所述第一NMOS管的源极连接所述第二电压，所述第一PMOS管的漏极连接所述第一限流电阻的一端，所述第一NMOS管的漏极连接所述第一限流电阻的另一端；

所述第一电容的一端连接所述第一NMOS管的漏极与所述第一限流电阻之间的第一节点，另一端连接所述第二电压；

所述第二开关单元包括第二PMOS管、第二NMOS管和第二限流电阻，其中所述第二PMOS管和所述第二NMOS管的栅极均连接至所述第一节点，所述第二PMOS管的源极连接所述第一电压，所述第二NMOS管的源极连接所述第二电压，所述第二PMOS管的漏极连接所述第二限流电阻的一端，所述第二NMOS管的漏极连接所述第二限流电阻的另一端；

所述第二电容的一端连接所述第二PMOS管的漏极与所述第二限流电阻之间的第二节点，另一端连接所述第一电压，所述第二节点连接输出信号。

3.如权利要求2所述的延时电路，其特征在于，所述电流补偿单元包括第三NMOS管和第四NMOS管，其中，

所述第三NMOS管的漏极连接所述第一电压，源极连接所述第一节点，栅极连接所述输入信号的反相信号；

所述第四NMOS管的源极连接所述第二电压，漏极连接所述第二节点，栅极连接所述输入信号的反相信号。

4.如权利要求1所述的延时电路，其特征在于，所述延时电路还包括第一反相器和第二反相器，其中，

所述第一开关单元包括第一PMOS管、第一NMOS管和第一限流电阻，其中所述第一PMOS管的源极连接所述第一电压，所述第一NMOS管的源极连接所述第二电压，所述第一PMOS管的漏极连接所述第一限流电阻的一端，所述第一NMOS管的漏极连接所述第一限流电阻的另一端；

所述第一反相器的输入端连接输入信号，所述第一PMOS管和所述第一NMOS管的栅极均连接所述第一反相器的输出端；

所述第一电容的一端连接所述第一NMOS管的漏极与所述第一限流电阻之间的第一节点，另一端连接所述第二电压；

所述第二开关单元包括第二PMOS管、第二NMOS管和第二限流电阻，其中所述第二PMOS管和所述第二NMOS管的栅极均连接至所述第一节点，所述第二PMOS管的源极连接所述第一电压，所述第二NMOS管的源极连接所述第二电压，所述第二PMOS管的漏极连接所述第二限流电阻的一端，所述第二NMOS管的漏极连接所述第二限流电阻的另一端；

所述第二电容的一端连接所述第二PMOS管的漏极与所述第二限流电阻之间的第二节点，另一端连接所述第一电压；

所述第二反相器的输入端连接所述第二节点，所述第二反相器的输出端连接输出信号。

5.如权利要求4所述的延时电路，其特征在于，所述电流补偿单元包括第三NMOS管和第四NMOS管，其中，

所述第三NMOS管的漏极连接所述第一电压，源极连接所述第一节点，栅极连接所述输入信号；

所述第四NMOS管的源极连接所述第二电压，漏极连接所述第二节点，栅极连接所述输入信号。