[发明专利]一种功率半导体器件封装结构及封装方法

说明书

本发明公开了一种功率半导体器件封装结构，该封装结构包括：至少一个封装子模组，该封装子模组包括：上垫片、功率芯片、下垫片、下框架和栅极探针，功率芯片设置于下垫片上；上垫片设置于功率芯片上；上垫片的尺寸不小于下垫片的尺寸，且上垫片的尺寸与下垫片的尺寸的差异小于预设差值；下框架设置于功率芯片和下垫片之间，下框架与功率芯片的终端区粘接，通过实施本发明，有效地减小了功率半导体器件封装时芯片的弯曲，避免了芯片因产生裂纹甚至发生脆断而失效，提高了功率半导体器件的可靠性；另一方面减小甚至消除了芯片终端和下框架之间的间隙，显著增加了芯片的耐压等级，满足电力系统对器件电压等级的要求。

技术领域

本发明涉及半导体器件封装技术领域，具体涉及一种功率半导体器件封装结构及封装方法。

背景技术

压接封装是大功率绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)最新的封装形式，与传统的焊接型IGBT(Soldered IGBT Module)相比，压接型IGBT(Press－pack IGBT)利用压力实现热力学和电气的连接，并保证了双面散热。压接型IGBT被认为是大功率应用场合以及输出功率有大幅波动的应用场合的理想器件，能满足高压直流输电和新能源并网对开关器件的要求。此外，压接型IGBT的可靠性很高，能满足现有电力系统对高供电的需求。

压接型IGBT中芯片同其它零部件之间是靠压力进行接触，芯片的背面同钼片完全接触，芯片的正面由于有源区和终端的存在，芯片正面有源区区域同正面的小钼片进行压力接触，芯片四周的终端区域往往不承受压力。这样就导致芯片终端同周围的框架之间存在间隙。随着芯片电压等级的提升，芯片和框架之间这种间隙会导致放电的发生，进而使芯片终端受到损坏，造成器件耐压失效。

另一方面，压接型IGBT在承受压力时，由于上下接触面不相等，会导致芯片弯曲。随着电压等级的提升，芯片表面绝缘终端的面积占比会增大，这就造成芯片受弯现象更加严重，在芯片集电极一侧产生较大的拉应力。由于芯片本身是脆性材料，脆性材料的抗拉能力又相对较弱，芯片内部容易产生裂纹，造成芯片发生脆断，给器件的制备以及可靠性造成严重的威胁。

发明内容

有鉴于此，本发明提供一种功率半导体器件封装结构与封装方法，以提高半导体器件的可靠性。

本发明提出的技术方案如下：

本发明实施例第一方面提供一种功率半导体器件封装结构，包括：至少一个封装子模组，所述封装子模组包括：上垫片、功率芯片、下垫片、下框架和栅极探针，所述功率芯片设置于所述下垫片上；所述上垫片设置于所述功率芯片上；所述上垫片的尺寸不小于所述下垫片的尺寸，且所述上垫片的尺寸与所述下垫片的尺寸的差异小于预设差值；所述下框架设置于所述功率芯片和所述下垫片之间，所述下框架与所述功率芯片的终端区粘接。

优选地，所述上垫片和所述功率芯片用烧结的方式连接。

优选地，所述下框架与所述功率芯片的终端区之间设置有粘接层，所述粘接层包括有机硅胶层、环氧胶层或聚酰亚胺胶层中的任意一种。

优选地，所述封装子模组还包括：底座，所述底座的顶部为卡扣形状，所述栅极探针的第一端固定于所述底座的定位通孔内，所述栅极探针的第二端连接于所述功率芯片中对应的端子。

优选地，所述封装子模组还包括：支撑片和上框架，所述支撑片设置于所述下垫片的下方，所述上框架设置于所述功率芯片和所述上垫片之间，所述支撑片、下垫片、下框架、功率芯片、上框架以及上垫片共同固定于所述底座上。

优选地，所述功率半导体器件封装结构还包括：下盖板，设置有多个金属凸台，多个所述封装子模组固定设置于所述多个金属凸台上，所述金属凸台与所述支撑片接触。

优选地，所述功率半导体器件封装结构还包括：PCB板，设置于所述下盖板的上表面，与所述栅极探针连接。