[发明专利]时钟占空比调整器

权利要求书

1.一种时钟占空比调整器，其特征在于，包括：占空比调整电路，模拟电压比较器、二分频电路、控制逻辑电路和占空比-电压转换电路；

所述占空比调整电路，对输入的待调整时钟CKIN进行调整，生成调整后的时钟信号CKT；

所述二分频电路，将待调整时钟CKIN生成为50％占空比的时钟，作为参考时钟信号CKR；

所述占空比-电压转换电路，对调整后的时钟信号CKT进行转换，生成待调整时钟占空比积分电压信号VCT；对参考时钟信号CKR进行转换，生成参考时钟占空比积分电压VCR；

所述模拟电压比较器，对输入的电压VCT和VCR进行比较，并输出比较结果CMPO；

所述控制逻辑电路，根据比较结果CMPO生成N比特的占空比调整开关量，控制占空比调整电路内电子开关达到调整目标；其中，N为大于等于0的整数；

所述占空比调整电路，包括：第三PMOS晶体管，第三NMOS晶体管，多个由一PMOS晶体管和一电子开关串联组成的单元结构，以及第一电容；

多个单元结构中的电子开关分别记为SW0…SWn，PMOS晶体管分别记为P0…Pn；n为大于等于0的整数，且n＝N；

第三PMOS晶体管的源极与电源电压VDD端相连接，第三PMOS晶体管的漏极与第三NMOS晶体管的漏极相连接，其连接的节点作为作为调整后的时钟信号CKT输出端，第三NMOS晶体管的源极接地，第三PMOS晶体管的栅极和第三NMOS晶体管的栅极相连接，输入待调整时钟信号CKIN；

所述多个单元结构按编号从小到大，依次并联连接在电源电压VDD与调整后的时钟信号CKT输出端之间；其中多个单元结构中的PMOS晶体管的源极与电源电压VDD端相连接，其栅极输入待调整时钟信号CKIN，其漏极与电子开关的一端相连接，电子开关的另一端与调整后的时钟信号CKT输出端相连接；

第一电容连接在调整后的时钟信号CKT输出端与地之间。

2.如权利要求1所述的时钟占空比调整器，其特征在于：时钟信号占空比调整的具体过程如下：

重置所述控制逻辑电路内的占空比调整寄存器为全“0”，使得占空比调整电路内的全部电子开关为断开状态，所述占空比调整寄存器为N比特；设置占空比调整寄存器的位次计数器的值为N；

从最高位到最低位设置占空比控制寄存器的值，检查模拟电压比较器输出的比较结果CMPO的值，如果为高电平，则设置占空比调整寄存器当前位次为“1”，否则设置为“0”；

判断所述占空比控制寄存器各位是否全部完成设置，即所述位次计数器的计数值是否为“0”，如果未全部完成设置，则将所述位次计数器的值减1，然后继续检查模拟电压比较器的输出CMPO的值，并进行设置；直到N比特占空比调整寄存器的所有位设置完成。

3.如权利要求1或2所述的时钟占空比调整器，其特征在于：所述占空比-电压转换电路，包括：两个PMOS晶体管，两个NMOS晶体管，两个电阻，两个电容；

第一PMOS晶体管的源极和第二PMOS晶体管的源极与电源电压VDD端相连接，第一PMOS晶体管的漏极和第一NMOS晶体管的漏极及第一电阻的一端相连接，第一电阻的另一端与第一电容的一端相连接，该连接的节点作为待调整时钟占空比积分电压信号VCT的输出端，第一NMOS晶体管的源极和电容的另一端接地GND；第一PMOS晶体管的栅极和第一NMOS晶体管的栅极输入调整后的时钟信号CKT；

第二PMOS晶体管的漏极和第二NMOS晶体管的漏极及第二电阻的一端相连接，第二电阻的另一端与第二电容的一端相连接，该连接的节点作为参考时钟占空比积分电压信号VCR的输出端，第二NMOS晶体管的源极和第二电容的另一端接地GND；第二PMOS晶体管的栅极和第二NMOS晶体管的栅极输入参考占空比时钟信号CKR。