[发明专利]一种浅沟槽隔离结构衬垫的制备方法

说明书

本发明提供了一种浅沟槽隔离结构衬垫的制备方法，包括提供一开设有至少一条沟槽的半导体衬底，在所述沟槽内设置有第一氧化硅衬垫层；以及在所述沟槽内形成第二氧化硅衬垫层；其中，所述第二氧化硅衬垫层夹设于所述第一氧化硅衬垫层与所述衬底之间。采用本发明方法所形成的沟槽衬垫，具有与衬底贴合紧密、阶梯覆盖率好、界面缺陷少等优点，能够改善动态随机存储器工作过程中存储单元的漏电和耦合的问题。

技术领域

本发明涉及半导体浅沟槽隔离结构，具体为一种浅沟槽隔离结构衬垫的制备方法。

背景技术

浅沟槽隔离是半导体器件隔离的工艺，沟槽的侧壁氧化层关系到器件的性能，因而侧壁氧化层的特性非常重要。

由于现行DRAM尺寸微缩，沟槽宽度变得更小，沟槽的顶部、侧壁以及底部晶面方向不一致，填充或者热氧化形成的侧壁氧化层因为厚度不一致或者氧化层特性不好，影响到DRAM的功能使用。因此，需要开发一种新的，更薄，特性更好的侧壁氧化层。

发明内容

本发明的一个主要目的是提供一种浅沟槽隔离结构衬垫的制备方法，包括：

提供一开设有至少一条沟槽的半导体衬底，在所述沟槽内设置有第一氧化硅衬垫层；以及在所述沟槽内形成第二氧化硅衬垫层；其中，所述第二氧化硅衬垫层夹设于所述第一氧化硅衬垫层与所述衬底之间。

根据本发明一实施方式，所述第二氧化硅衬垫层至少覆盖所述沟槽的底部和侧壁。

根据本发明一实施方式，通过干法氧化形成所述第二氧化硅衬垫层。

根据本发明一实施方式，所述干法氧化的温度为700～900℃、压力为 0.1～760torr。

根据本发明一实施方式，所述第二氧化硅衬垫层的厚度为1～5nm，所述第一氧化硅衬垫层的厚度为3～7nm。

根据本发明一实施方式，所述第一氧化硅衬垫层包括一层或多层氧化硅膜。

根据本发明一实施方式，所述一层或多层氧化硅膜通过化学气相沉积或原子层沉积形成。

根据本发明一实施方式，所述化学气相沉积的温度为500～800℃、压力为0.1～10torr。

根据本发明一实施方式，所述沟槽的深宽比为(10～30):1。

根据本发明一实施方式，形成所述第二氧化硅衬垫层的工艺温度高于形成所述第一氧化硅衬垫层的工艺温度。

根据本发明一实施方式，所述第一氧化硅衬垫层和所述第二氧化硅衬垫层组成所述衬垫，所述衬垫覆盖所述衬底的表面以及所述沟槽的底部和侧壁。

根据本发明一实施方式，所述衬垫覆盖于所述沟槽侧壁的厚度与覆盖于所述沟槽底部的厚度之比为(1.05～1.3):1，所述衬垫覆盖于所述沟槽侧壁的厚度与覆盖于所述衬底的表面的厚度之比为(1.05～1.3):1。

本发明一实施方式的方法形成的沟槽衬垫，具有与衬底贴合紧密、阶梯覆盖率好、界面缺陷少等优点，能够改善动态随机存储器工作过程中存储单元的漏电和耦合的问题。

附图说明

通过结合附图考虑以下对本发明的优选实施例的详细说明，本发明的各种目标、特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：

图1至3为本发明一实施方式的制备氧化硅衬垫的过程结构示意图；

图4为图3结构的局部放大图；

图5至图11为本发明实施例1的制备浅沟槽隔离结构的过程示意图；

图12为图11的俯视图；