[发明专利]3D存储器件及其制造方法有效
| 申请号： | 201811110732.0 | 申请日： | 2018-09-21 |
| 公开（公告）号： | CN109346473B | 公开（公告）日： | 2021-02-12 |
| 发明（设计）人： | 胡斌;肖莉红 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L27/11529 | 分类号： | H01L27/11529;H01L27/11551;H01L27/11573;H01L27/11578 |
| 代理公司： | 北京成创同维知识产权代理有限公司 11449 | 代理人： | 范芳茗;高青 |
| 地址： | 430074 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 存储 器件 及其 制造 方法 | ||
1.一种3D存储器件，其特征在于，包括：
叠层结构，所述叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层；
位于所述叠层结构的第一表面和第二表面上的多条导线；以及
与所述叠层结构的所述第一表面和第二表面相邻的CMOS电路，
其中，位于所述第一表面的所述多条导线连接至与所述第一表面相邻的CMOS电路，
位于所述第二表面的所述多条导线连接至与所述第二表面相邻的CMOS电路，
其中，所述多条导线包括多条位线和公共源线，
所述多条位线和所述公共源线均位于所述叠层结构的第一表面和第二表面上。
2.根据权利要求1所述的3D存储器件，还包括：贯穿所述叠层结构的多个沟道柱，
所述多个沟道柱的一端分别连接到所述多条位线中的相应位线，另一端共同连接到所述公共源线。
3.根据权利要求2所述的3D存储器件，其中，所述多个沟道柱包括彼此相邻的第一组沟道柱和第二组沟道柱，
所述第一组沟道柱相连接的所述多条位线位于所述叠层结构的所述第一表面上，所述第一组沟道柱相连接的所述公共源线位于所述叠层结构的所述第二表面上，
所述第二组沟道柱相连接的所述多条位线位于所述叠层结构的所述第二表面上，所述第二组沟道柱相连接的所述公共源线位于所述叠层结构的所述第一表面上。
4.根据权利要求1所述的3D存储器件，还包括：与所述第一表面和第二表面邻接的衬底，所述CMOS电路形成于所述衬底上。
5.根据权利要求1所述的3D存储器件，还包括：连接结构，所述CMOS电路通过所述连接结构键合至所述第一表面和第二表面。
6.一种3D存储器件的制造方法，包括：
形成叠层结构，所述叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层；
形成位于所述叠层结构的第一表面和第二表面上的多条导线；以及
形成与所述叠层结构的所述第一表面和第二表面相邻的CMOS电路，
其中，位于所述第一表面的所述多条导线连接至与所述第一表面相邻的CMOS电路，
位于所述第二表面的所述多条导线连接至与所述第二表面相邻的CMOS电路，
其中，所述多条导线包括多条位线和公共源线，
所述多条位线和所述公共源线均位于所述叠层结构的第一表面和第二表面上。
7.根据权利要求6所述的制造方法，还包括：
形成贯穿所述叠层结构的多个沟道柱，
所述多个沟道柱的一端分别连接到所述多条位线中的相应位线，另一端共同连接到所述公共源线。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811110732.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件及其制造方法
- 下一篇：三维存储器以及形成三维存储器的方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
