[发明专利]半导体器件及其制备方法

权利要求书

1.一种半导体器件，其特征在于，包括：

半导体衬底，所述半导体衬底具有至少一个U型鳍片，所述U型鳍片具有沿第二方向延伸的水平鳍片部以及竖直设置在所述水平鳍片部的两端上的竖直鳍片部，所述U型鳍片的两个所述竖直鳍片部之间界定出沿第一方向延伸的第一沟槽，所述水平鳍片部中形成有第二源/漏区，每个所述竖直鳍片部的顶端部中形成有第一源/漏区；以及

栅极，环绕在所述竖直鳍片部的侧壁上。

2.如权利要求1所述的半导体器件，其特征在于，所述半导体衬底还具有第二沟槽，所述第二沟槽沿所述第二方向延伸并暴露出所述U型鳍片沿所述第二方向延伸的侧壁，所述第一沟槽沿着第一方向的端部延伸至所述第二沟槽，以使所述第一沟槽和所述第二沟槽在所述第二沟槽的侧壁上连通，并且所述第一沟槽的底表面高于所述第二沟槽的底表面，以使包含所述第二源/漏区在内的所述水平鳍片部的侧壁暴露于所述第二沟槽中，所述第二沟槽中埋设有沿着第二方向延伸的埋入式导线，所述埋入式导线和所述第二源/漏区电连接。

3.如权利要求2所述的半导体器件，其特征在于，所述U型鳍片的两个所述竖直鳍片部沿第一方向延伸且相背的侧壁外侧还有隔离沟槽，所述隔离沟槽的底表面与所述第一沟槽的底表面齐平，或者与所述第二沟槽的底表面齐平。

4.如权利要求2所述的半导体器件，其特征在于，所述的半导体器件还包括导电接触结构，形成在所述第二沟槽中，并设置在所述埋入式导线和所述第二源/漏区之间，所述导电接触结构的一侧壁与所述第二源/漏区的侧壁表面接触，所述导电接触结构的另一侧壁与所述埋入式导线的侧壁表面接触，所述导电接触结构的底表面与所述第二沟槽底部的半导体衬底表面绝缘隔离。

5.如权利要求2所述的半导体器件，其特征在于，还包括第一介质层，所述第一介质层填充在所述第二沟槽的底部上，所述埋入式导线位于所述第一介质层上，且所述埋入式导线通过所述第一介质层与所述半导体衬底绝缘隔离。

6.如权利要求5所述的半导体器件，其特征在于，还包括第二介质层，所述第二介质层填充在所述埋入式导线上方的所述第二沟槽以及所述第二源/漏区上方的所述第一沟槽中，以将所述埋入式导线掩埋在内，且使得所述栅极分别和所述第二源/漏区、所述埋入式导线隔离。

7.如权利要求1所述的半导体器件，其特征在于，所述半导体衬底还具有与所述第二源/漏区的导电类型相反的隔离区，所述隔离区沿所述第二方向延伸至整个所述U型鳍片底部，且所述隔离区在所述第一沟槽底部延伸的部分位于所述第二源/漏区的下方，所述隔离区在所述第一沟槽两侧延伸的部分的顶面低于所述第二源/漏区的顶表面。

8.如权利要求1至7中任一项所述的半导体器件，其特征在于，还包括栅介质层和栅极隔离层，所述栅介质层位于所述栅极和所述U型鳍片之间，所述栅极隔离层填满所述栅极上方的第一沟槽，以将所述栅极掩埋在内。

9.如权利要求8所述的半导体器件，其特征在于，所述半导体器件为存储器，包括沿所述第一方向和所述第二方向排列呈阵列的多个所述U型鳍片，其中，沿所述第一方向对齐排布在同一直线上的多个所述竖直鳍片部的侧壁上环绕的所述栅极相互电性连接，构成所述存储器的字线；以及，沿所述第二方向对齐排布在同一直线上的多个所述U型鳍片的所述第二源/漏区连接至同一所述埋入式导线，所述埋入式导线构成所述存储器的位线。