[发明专利]连续逼近寄存器模拟数字转换器及其控制电路

说明书

本发明披露了一种连续逼近寄存器模拟数字转换器及其控制电路。连续逼近寄存器模拟数字转换器包含一比较器、一切换电容式数字模拟转换器及一控制电路。该切换电容式数字模拟转换器包含一电容及电连接该电容之一驱动电路。该驱动电路包含一P型金氧半场效晶体管及一N型金氧半场效晶体管，两晶体管的栅极不电连接。P型金氧半场效晶体管受第一控制信号控制，N型金氧半场效晶体管受第二控制信号控制。该控制电路通过控制该第一控制信号的上升缘领先该第二控制信号的上升缘以控制该电容之一端的电压由一高电压电平切换至一低电压电平。

技术领域

本发明是关于连续逼近寄存器(successive approximation register,SAR)模拟数字转换器(analog-to-digital converter,ADC)(以下简称SAR ADC)及其控制电路。

背景技术

在以下的说明中，将电容耦接比较器的一端称为上板，非耦接比较器的一端称为下板。如此的定义只是为了方便说明起见，不必然与实际电路中的「上」及「下」有关。

图1是习知SAR ADC的功能方块图。SAR ADC用来将模拟输入信号Vi转换成数字信号(即数字码D)。SAR ADC主要包含切换电容式数字模拟转换器(digital-to-analogconverter,DAC)110、比较器120、连续逼近寄存器130及控制电路140。SAR ADC根据时钟CLK动作。在SAR ADC的某一次操作中，连续逼近寄存器130依据比较器120的比较结果决定数字码D的其中一比特的值(1/0)，并且控制电路140根据数字码D产生控制信号G。控制信号G控制切换电容式DAC 110内部电容的端电压(亦即控制电容的下板耦接至参考电压Vref1或参考电压Vref2)，使电容上的电荷重新分布，进而改变比较器120之反相输入端或非反相输入端的电压，以改变比较器120于下一个比较操作的比较对象。重复上述的步骤，数字码D由最高有效比特(MSB)往最低有效比特(LSB)依序被决定，过程中数字码D所代表的值也渐渐往输入信号Vi逼近。

图2显示切换电容式DAC 110的内部电路。切换电容式DAC 110包含两个电容阵列，每一电容阵列包含n个电容(C1～Cn或C1'～Cn')及n个开关(SW1～SWn或SW1'～SWn')(n为正整数)，意味着数字码D包含n+1个比特(D1～Dn+1，D1为LSB，Dn+1为MSB)且控制信号G包含为n个子控制信号G1～Gn及n个子控制信号#G1～#Gn，子控制信号G1～Gn(或#G1～#Gn)分别对应于比特D2～Dn+1。子控制信号#Gk为子控制信号Gk的反相信号，且开关SWk及开关SWk'分别由子控制信号Gk及#Gk控制(k为整数且1≤k≤n)。更详细地说，当开关SWk切换至参考电压Vref1时，开关SWk'切换至参考电压Vref2；当开关SWk切换至参考电压Vref2时，开关SWk'切换至参考电压Vref1。图2亦显示输入信号Vi为差动信号(由信号Vip及Vin组成)，且开关SWip及开关SWin用来取样输入信号Vi。

控制电路140包含n个子控制电路，n个子控制电路分别对应于开关SW1～SWn(亦即分别对应于电容C1～Cn)。图3显示子控制电路305-k与开关SWk的连结关系。开关SWk实际上为一个反相器，包含P型金氧半场效晶体管(PMOS)Mp以及N型金氧半场效晶体管(NMOS)Mn。开关SWk的切换状态即代表PMOS Mp与NMOS Mn为导通或不导通。子控制电路305-k包含存储器310-k及缓冲器320-k，用来根据比特Dk+1产生子控制信号Gk。存储器310-k用来储存比特Dk+1，而缓冲器320-k用来提升信号的驱动能力，且通常包含复数个串接的反相器。

在子控制信号Gk由低电压电平切换至高电压电平或由高电压电平切换至低电压电平的过程中，PMOS Mp及NMOS Mn在短暂的时间内同时导通，导致参考电压Vref1及参考电压Vref2之间产生短路电流，而短路电流会使得参考电压Vref1及参考电压Vref2产生涟波(ripple)，以及增加从参考电压Vref1所抽取的电流(亦即增加耗电)。

发明内容