[发明专利]一种双核ARM型SoC应用验证实现方法及应用验证板

说明书

本发明公开了一种双核ARM型SoC应用验证实现方法及应用验证板，应用验证板包括LSoCAM0201、5片MT41K256M16、以太网收发器、1M收发器、4M收发器、第一串行PROM、第二串行PROM、接插件、FPGA和拨码开关；应用验证实现方法通过5片MT41K256M16实现对双核ARM型SoC集成的DDR控制器设计功能的应用验证和性能的评估，通过以太网收发器实现以太网接口可配置的应用验证；通过1M/4M收发器实现1553B模块的1M/4M工作模式的应用验证；通过第一串行PROM、第二串行PROM和接插件实现QSPI/SPI与串行PROM的集成应用和通信功能预留；通过FPGA和拨码开关实现GPIO/EMIF管脚复用等设计功能的应用验证。本发明解决了非ARM型SoC应用验证板SDRAM接口速率低、低速通用接口集成和外设接口功能单一等问题，确保了对双核ARM型SoC设计功能的全面验证。

技术领域

本发明属于集成电路应用验证和应用开发领域，涉及一种双核ARM型SoC应用验证实现方法及应用验证板。

背景技术

LSoCAM0201由2个核心处理器ARM Cortex-A9、片上缓存、监听控制单元(SCU)、内存管理单元(MMU)、UART控制器、SPI控制器、CAN2.0B控制器、片上互连模块及外部接口控制器等组成，可满足飞行控制、导航解算、流程管理等应用需求。但现有的非ARM核型SoC的应用验证板因设计功能有限和性能不高，不能对LSoCAM0201展开应用验证，非ARM核型SoC应用验证板的原理框图如图1所示。首先，非ARM核型SoC设计主频不高，一般在200MHz以下，对应的存储器接口如SDRAM等只有100MHz及以下的工作频率，只能使用低频并行存储器，在应用验证中也只能设计与之对应的低速存储实现；其次，非ARM核型SoC虽然也集成了一些通用接口，但受限于工作主频，集成的外设接口一般为低速接口，在应用验证中只能设计低速接口应用；最后，非ARM核型SoC集成的接口功能比较单一，不能兼容不同的工作模式或不同的工作频率，其对应的应用验证设计也相对单一，不能兼容不同工作模式。

发明内容

本发明的目的在于克服上述现有技术的缺点，提供一种双核ARM型SoC应用验证实现方法及应用验证板。

为达到上述目的，本发明采用以下技术方案予以实现：

一种双核ARM型SoC应用验证实现方法，包括以下步骤：

将LSoCAM0201的DDR控制器模块与5片MT41K256M16互联，用于进行DDR控制器存储空间的全遍历和校验功能的应用验证的步骤；

将LSoCAM0201的10M/100M/1000M以太网接口连接至以太网收发器，同时将以太网收发器的配置接口预留，用于进行LSoCAM0201的10M/100M/1000M以太网接口兼容工作模式的应用验证的步骤；

将LSoCAM0201的1553B模块的2路总线接口中一路接口连接1M收发器，另一路接口连接4M收发器，用于进行1553B模块的1M或4M工作模式的应用验证的步骤；

将LSoCAM0201的QSPI端外接第一串行PROM，4路SPI中的1路SPI端外接第二串行PROM，另外3路SPI端外接至接插件，用于进行读写串行PROM和SPI通信功能的应用验证的步骤；

将LSoCAM0201的40路GPIO/EMIF通过拨码开关进行上下拉预留设置后接至接插件，同时将LSoCAM0201的40路GPIO/EMIF连入FPGA；分别用于进行LSoCAM0201的GPIO功能和EMIF功能验证的步骤；

上述步骤从任一开始或任几同时开始进行，当上述步骤均完成时结束。

本发明进一步的改进在于：

用于进行DDR控制器存储空间的全遍历和校验功能的应用验证的具体方法为：