[发明专利]一种双核ARM型SoC应用验证实现方法及应用验证板

权利要求书

1.一种双核ARM型SoC应用验证实现方法，其特征在于，包括以下步骤：

将LSoCAM0201的DDR控制器模块与5片MT41K256M16互联，用于进行DDR控制器存储空间的全遍历和校验功能的应用验证的步骤；

将LSoCAM0201的10M/100M/1000M以太网接口连接至以太网收发器，同时将以太网收发器的配置接口预留，用于进行LSoCAM0201的10M/100M/1000M以太网接口兼容工作模式的应用验证的步骤；

将LSoCAM0201的1553B模块的2路总线接口中一路接口连接1M收发器，另一路接口连接4M收发器，用于进行1553B模块的1M或4M工作模式的应用验证的步骤；

将LSoCAM0201的QSPI端外接第一串行PROM，4路SPI中的1路SPI端外接第二串行PROM，另外3路SPI端外接至接插件，用于进行读写串行PROM和SPI通信功能的应用验证的步骤；

将LSoCAM0201的40路GPIO/EMIF通过拨码开关进行上下拉预留设置后接至接插件，同时将LSoCAM0201的40路GPIO/EMIF连入FPGA；分别用于进行LSoCAM0201的GPIO功能和EMIF功能验证的步骤；

上述步骤从任一开始或任几同时开始进行，当上述步骤均完成时结束。

2.根据权利要求1所述的双核ARM型SoC应用验证实现方法，其特征在于，所述用于进行DDR控制器存储空间的全遍历和校验功能的应用验证的具体方法为：

将5片MT41K256M16分成两组，第一组3片，第二组2片；第一组的3片分成两个部分，第一部分为2片，组成32位数据位，第二部分1片，只用低八位作为校验位；第一组的3片使用同一组地址、片选和时钟信号；第二组为2片，由2片16位存储器颗粒组成32位数据位；地址线、读信号、写信号和复位信号与第一组相同，但时钟、时钟使能、片选信号与第一组不同；第一组和第二组的DQS信号和DM信号均按与8位数据位为一组进行设计；完成LSoCAM0201的存储空间的全遍历和校验功能的应用验证。

3.根据权利要求1所述的双核ARM型SoC应用验证实现方法，其特征在于，所述用于进行LSoCAM0201的10M/100M/1000M以太网接口兼容工作模式的应用验证的具体方法为：

将LSoCAM0201的10M/100M/1000M以太网接口连接至以太网收发器上，通过25MHz晶体为以太网收发器提供25MHz频率的时钟，作为以太网收发器的基频，使用以太网收发器发送或接收数据的低4位，以太网收发器的配置接口预留，输出信号通过阻抗匹配和滤波抗干扰设计后，接至J0G-0009NL接插件，由J0G-0009NL接插件连接标准以太网通信设备。

4.根据权利要求3所述的双核ARM型SoC应用验证实现方法，其特征在于，所述以太网收发器为88E1111以太网收发器。

5.根据权利要求4所述的双核ARM型SoC应用验证实现方法，其特征在于，所述88E1111以太网收发器的配置接口预留的具体方法为：

将88E1111的CONFIG0-CONFIG6接出，CONFIG0通过0Ω电阻接地，并通过0Ω电阻连接至LED_TX，0Ω电阻作为预留配置；CONFIG1通过0Ω电阻接地，并通过0Ω电阻连接至LED_LINK1000，0Ω电阻作为预留配置；CONFIG2通过0Ω电阻接VCC_2.5V，并通过0Ω电阻连接至CONFIG5，0Ω电阻作为预留配置；CONFIG3通过0Ω电阻接VCC_2.5V，并通过0Ω电阻连接至CONFIG4，然后共同接至LED_DUPLEX，0Ω电阻作为预留配置；CONFIG6通过0Ω电阻接地，并通过0Ω电阻连接至LED_RX和通过0Ω电阻连接至LED_LINK10，0Ω电阻作为预留配置。