[发明专利]一种多比特并行结构串行抵消译码方法和装置

说明书

本发明实施例提供了一种多比特并行结构串行抵消译码方法和装置，对待译码数据帧中的数据分别进行f运算和g运算，得到对应的运算结果数据，根据第一预设使能信号和第二预设使能信号，从运算结果数据中确定备选结果数据，根据预设加速计算规则和备选结果数据，得到目标数据，将目标数据作为待译码数据帧对应的译码数据，并判断当前得到的译码数据是否达到述待译码数据帧的码长，如果否，根据目标数据更新第一预设使能信号，并继续根据第一预设使能信号和第二预设使能信号，从运算结果数据中确定备选结果数据。基于上述处理，利用预设加速计算规则实现了部分阶段的计算节点的合并，进而可以减少译码的时延。

技术领域

本发明涉及通信技术领域，特别是涉及一种多比特并行结构串行抵消译码方法和装置。

背景技术

极化码是一种可以达到信道容量的构造性的信道编码方法，根据极化码对原始数据进行编码，可以得到编码后的数据帧(可以称为待译码数据帧)。相应的，可以根据串行抵消(Successive Cancellation，SC)译码方法，对待译码数据帧进行译码，得到译码数据。

参见图1，图1为现有技术中串行抵消译码方法的示意图，其中，i＝0，1，2...7表示待译码数据帧中的比特似然比数据，即，待译码数据帧的码长为8，j＝0，1，2...7，表示不同的时钟周期输出的译码数据。整个译码过程由不同阶段的计算节点完成，图中包括阶段1、阶段2和阶段3的计算节点。空心圆点表示计算节点进行f运算，实心圆点表示计算节点进行g运算，g运算的又可以分为g-运算和g+运算。f运算的公式为：f(A，B)＝sgn[A]×sgn[B]·min[|A|，|B|]，g运算的公式为：g(A，B)＝(-1)^MA+B，A和B表示待译码数据帧中的两个比特似然比数据，M为1表示g-运算，M为0表示g+运算，sgn表示符号函数，min表示取最小值函数。t、t+1、t+2、...t+14表示不同的时钟周期。可见，第t+3个时钟周期的g运算的输入包括第t+2个时钟周期的译码数据以根据确定g运算的运算方式；第t+4个时钟周期的g运算的输入包括第t+2个时钟周期的译码数据与第t+3个时钟周期的译码数据的和，以确定g运算的运算方式。

可见，每个计算节点在一个时钟周期只能得到一种运算的结果，且只有在计算出较前的时钟周期对应的译码数据后，才可以根据计算得到的译码数据确定较后的时钟周期的g运算的运算方式，进而导致整个译码过程的时延较长。

发明内容

本发明实施例的目的在于提供一种多比特并行结构串行抵消译码方法和装置，可以降低译码过程的时延。具体技术方案如下：

第一方面，为了达到上述目的，本发明实施例公开了一种多比特并行结构串行抵消译码方法，所述方法包括：

获取待译码数据帧，对所述待译码数据帧中的数据分别进行f运算和g运算，得到对应的运算结果数据；

根据第一预设使能信号和第二预设使能信号，从所述运算结果数据中确定备选结果数据；

根据预设加速计算规则和所述备选结果数据，得到目标数据，其中，所述预设加速计算规则为对预设数量个计算节点的运算方式化简得到的；

将所述目标数据作为所述待译码数据帧对应的译码数据，并判断当前得到的译码数据是否达到所述待译码数据帧的码长；

如果否，根据所述目标数据更新所述第一预设使能信号，并执行根据第一预设使能信号和第二预设使能信号，从所述运算结果数据中确定备选结果数据步骤。

可选的，所述根据第一预设使能信号和第二预设使能信号，从所述运算结果数据中确定备选结果数据，包括：

如果第二预设使能信号当前为低电平，则将f运算对应的运算结果数据确定为备选结果数据；

如果所述第二预设使能信号当前为高电平，则根据第一预设使能信号，从g运算对应的运算结果数据中，确定备选结果数据。