[发明专利]一种多比特并行结构串行抵消译码方法和装置

权利要求书

1.一种多比特并行结构串行抵消译码方法，其特征在于，所述方法包括：

获取待译码数据帧，对所述待译码数据帧中的数据分别进行f运算和g运算，得到对应的运算结果数据；

根据第一预设使能信号和第二预设使能信号，从所述运算结果数据中确定备选结果数据；

根据预设加速计算规则和所述备选结果数据，得到目标数据，其中，所述预设加速计算规则为对预设数量个计算节点的运算方式化简得到的；

将所述目标数据作为所述待译码数据帧对应的译码数据，并判断当前得到的译码数据是否达到所述待译码数据帧的码长；

如果否，根据所述目标数据更新所述第一预设使能信号，并执行根据第一预设使能信号和第二预设使能信号，从所述运算结果数据中确定备选结果数据步骤，直至得到的目标数据达到待译码数据帧的码长。

2.根据权利要求1所述的方法，其特征在于，所述根据第一预设使能信号和第二预设使能信号，从所述运算结果数据中确定备选结果数据，包括：

如果第二预设使能信号当前为低电平，则将f运算对应的运算结果数据确定为备选结果数据；

如果所述第二预设使能信号当前为高电平，则根据第一预设使能信号，从g运算对应的运算结果数据中，确定备选结果数据；

第一预设使能信号和第二预设使能信号的初始信号均为低电平。

3.根据权利要求1所述的方法，其特征在于，所述根据预设加速计算规则和所述备选结果数据，得到目标数据，包括：

根据预设加速计算规则，对所述备选结果数据进行计算，得到加速计算结果数据；

对所述加速计算结果数据和预设校正数据进行与运算，得到目标数据。

4.根据权利要求1所述的方法，其特征在于，所述根据所述目标数据更新所述第一预设使能信号，包括：

对所述目标数据求部分和，得到求部分和结果数据；

将所述求部分和结果数据，作为所述第一预设使能信号当前的信号值。

5.根据权利要求1所述的方法，其特征在于，所述第二预设使能信号为根据所述待译码数据帧的码长，以及预设周期算法确定的。

6.一种多比特并行结构串行抵消译码装置，其特征在于，所述装置包括：

计算模块，用于获取待译码数据帧，对所述待译码数据帧中的数据分别进行f运算和g运算，得到对应的运算结果数据；

确定模块，用于根据第一预设使能信号和第二预设使能信号，从所述运算结果数据中确定备选结果数据；

获取模块，用于根据预设加速计算规则和所述备选结果数据，得到目标数据，其中，所述预设加速计算规则为对预设数量个计算节点的运算方式化简得到的；

判断模块，用于将所述目标数据作为所述待译码数据帧对应的译码数据，并判断当前得到的译码数据是否达到所述待译码数据帧的码长；

处理模块，用于如果否，根据所述目标数据更新所述第一预设使能信号，并执行根据第一预设使能信号和第二预设使能信号，从所述运算结果数据中确定备选结果数据步骤，直至得到的目标数据达到待译码数据帧的码长。

7.根据权利要求6所述的装置，其特征在于，所述确定模块，具体用于如果第二预设使能信号当前为低电平，则将f运算对应的运算结果数据确定为备选结果数据；

如果所述第二预设使能信号当前为高电平，则根据第一预设使能信号，从g运算对应的运算结果数据中，确定备选结果数据；

第一预设使能信号和第二预设使能信号的初始信号均为低电平。

8.根据权利要求6所述的装置，其特征在于，所述获取模块，具体用于根据预设加速计算规则，对所述备选结果数据进行计算，得到加速计算结果数据；

对所述加速计算结果数据和预设校正数据进行与运算，得到目标数据。

9.根据权利要求6所述的装置，其特征在于，所述处理模块，具体用于对所述目标数据求部分和，得到求部分和结果数据；

将所述求部分和结果数据，作为所述第一预设使能信号当前的信号值。

10.根据权利要求6所述的装置，其特征在于，所述第二预设使能信号为根据所述待译码数据帧的码长，以及预设周期算法确定的。