[发明专利]一种基于像素的卷积神经网络建立装置及方法

说明书

本发明公开了一种基于像素的卷积神经网络建立装置及方法，根据特征图的数据量，在FPGA上设置了2～64个相同的卷积计算模块，分别处理不同的输出通道；在每个卷积计算模块中，将特征图的9个像素输入到设置的卷积运算单元中；对于每个像素，由设置的卷积运算单元根据该像素对应权值进行卷积运算，得到该像素的卷积值；然后对特征图的9个像素的卷积值进行像素累加；再将像素累加后的卷积值进行输入通道累加；最终得到经过了CNN运算的特征图，输出。这样，就采用FPGA简单实现了CNN的特征图的卷积神经运算。

技术领域

本发明涉及嵌入式系统的大数据量深度学习计算领域，特别涉及一种采用现场可编程门阵列(FPGA)上实现一种基于像素的卷积神经网络建立装置及方法。

背景技术

卷积神经网络(CNN)是近年发展起来，并引起广泛重视的一种高效识别方法。特别是在模式分类领域，CNN由于避免了对特征图的复杂前期预处理，可以直接输入原始特征图，并得到最终的特征图的分类结果，因而得到了更为广泛的应用。由于CNN涉及运算的特征图的数据量大且运算复杂，一般都采用大型计算机编程实现，这会增加实现的难度及费用。

发明内容

有鉴于此，本发明实施例提供一种基于像素的CNN的建立装置，该装置采用FPGA简单实现CNN的特征图的卷积神经运算。

本发明实施例还提供一种基于像素的CNN的建立方法，该方法采用FPGA简单实现CNN的特征图的卷积神经运算。

本发明实施例是这样实现的：

一种卷积神经网络的建立装置，在现场可编程门阵列FPGA设置2～64个卷积计算模块，分别处理不同的输出通道；在每个卷积计算模块中包括：特征图输入缓存单元、特征图加载单元、特征图重排序单元、卷积运算单元、权值缓存单元及权值加载单元、输入通道累加单元及特征图输出缓存单元；其中，

特征图输入缓存单元，用于缓存特征图，将特征图的9个像素并行发送给特征图加载单元；

特征图加载单元，用于并行接收特征图中的9个像素并寄存；

特征图重排序单元，用于从特征图加载单元中接收特征图中的9个像素，并按照卷积计算所采用的像素顺序进行重排序；

权值缓存单元，用于缓存9个像素对应的权值，并行发送给权值加载单元；

权值加载单元，用于并行接收对应9个像素的权值并寄存；

卷积运算单元，用于根据从特征图重排序单元提取的重排序的9个像素，及从权值加载单元接收对应于9个像素的权值，并行进行9个像素的卷积累加运算，得到像素累加后的卷积值，输出到输入通道累加单元；

输入通道累加单元，用于对卷积运算单元输出的像素累加后的卷积值进行输入通道累加，最终得到经过卷积神经运算的特征图；

特征图输出缓存单元，用于接收经过卷积神经运算的特征图，并进行缓存。

一种卷积神经网络的建立方法，包括：

根据特征图的数据量，在FPGA上设置了2～64个卷积计算模块，分别处理不同的输出通道；

在每个卷积计算模块中，将特征图的9像素输入到设置的卷积运算单元中；

对于每个像素，由设置的卷积运算单元根据该像素对应的权值进行卷积运算，得到该像素的卷积值后，对9个像素的卷积值进行像素累加；

将像素累加后的卷积值进行输入通道累加，最终得到经过了CNN运算的特征图，输出。