[发明专利]一种基于像素的卷积神经网络建立装置及方法

权利要求书

1.一种基于像素的卷积神经网络建立装置，其特征在于，根据特征图的数据量，在现场可编程门阵列FPGA设置2～64个卷积计算模块，分别处理不同的输出通道；在每个卷积计算模块中包括：特征图输入缓存单元、特征图加载单元、特征图重排序单元、卷积运算单元、权值缓存单元及权值加载单元、输入通道累加单元及特征图输出缓存单元；其中，

特征图输入缓存单元，用于缓存特征图，将特征图的9个像素并行发送给特征图加载单元；

特征图加载单元，用于并行接收特征图中的9个像素并寄存；

特征图重排序单元，用于从特征图加载单元中接收特征图中的9个像素，并按照卷积计算所采用的像素顺序进行重排序；

权值缓存单元，用于缓存9个像素对应的权值，并行发送给权值加载单元；

权值加载单元，用于并行接收对应9个像素的权值并寄存；

卷积运算单元，用于根据从特征图重排序单元提取的重排序的9个像素，及从权值加载单元接收对应于9个像素的权值，并行进行9个像素的卷积累加运算，得到像素累加后的卷积值，输出到输入通道累加单元；

输入通道累加单元，用于对卷积运算单元输出的像素累加后的卷积值进行输入通道累加，最终得到经过卷积神经运算的特征图；

特征图输出缓存单元，用于接收经过卷积神经运算的特征图，并进行缓存；

所述特征图输入缓存单元采用FPGA中的块随机存取存储器BRAM；

所述特征图加载单元采用FPGA上的reg类型的寄存器实现。

2.如权利要求1所述的装置，其特征在于，所述卷积运算单元采用数字信号处理DSP实现。

3.如权利要求1所述的装置，其特征在于，所述权值缓存单元采用BRAM；

所述权值加载单元采用FPGA上的reg类型的寄存器；

所述特征图输出缓存单元采用BRAM。

4.一种利用权利要求1所述装置的基于像素的卷积神经网络建立方法，其特征在于，包括：

根据特征图的数据量，在FPGA上设置了2～64个卷积计算模块，分别处理不同的输出通道；

在每个卷积计算模块中，将特征图的9像素输入到设置的卷积运算单元中；

对于每个像素，由设置的卷积运算单元根据该像素对应的权值进行卷积运算，得到该像素的卷积值后，对9个像素的卷积值进行像素累加；

将像素累加后的卷积值进行输入通道累加，最终得到经过了CNN运算的特征图，输出；

在所述将特征图的9像素输入到设置的卷积运算单元中之前，还包括：

所述特征图的9个像素经过缓存后，再发送给FPGA的reg类型寄存器寄存及按照卷积计算所采用的像素顺序重排序。

5.如权利要求4所述的方法，其特征在于，所述由设置的卷积运算单元根据该像素对应的权值及特征图进行卷积运算之前，还包括获取对应9个像素的权值过程：

9个像素对应的权值经过缓存后，再发送给FPGA的reg类型权值寄存器寄存后，提供给卷积运算单元进行卷积计算。

6.如权利要求4～5任一所述的方法，其特征在于，所述卷积运算单元采用DSP实现。

7.如权利要求4所述的方法，其特征在于，该方法还包括：输出后将经过卷积神经运算的特征图进行缓存。