[发明专利]半导体结构的形成方法

说明书

本发明涉及一种半导体结构的形成方法，包括：提供一衬底，所述衬底表面具有堆叠结构；形成贯穿所述堆叠结构的沟道孔；在所述沟道孔的内壁表面形成一材料层；对所述堆叠结构和材料层进行退火处理；对所述材料层进行湿法刻蚀，至少部分去除所述沟道孔底部的材料层。所述半导体结构的形成方法能够避免在沟道孔内形成杂质残留。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器(3D NAND)技术得到了迅速发展。

在形成3D NAND存储器的过程中，需要在衬底表面形成牺牲层与绝缘层堆叠而成的堆叠结构，然后刻蚀所述堆叠结构形成沟道孔，在所述沟道孔内形成沟道孔结构，作为存储串。形成沟道孔结构的过程中，需要对沟道孔底部的衬底进行等离子体刻蚀，形成凹陷的开口，再在所述开口内形成外延层。在对所述衬底进行刻蚀过程中，容易对沟道孔的侧壁造成损伤，使得沟道孔的特征尺寸受到影响，并且容易在沟道孔底部造成杂质沉积，影响后续形成的外延层质量，从而影响形成的存储器的性能。

发明内容

本发明所要解决的技术问题是，提供一种半导体结构的形成方法，提高存储器的性能。

本发明提供一种半导体结构的形成方法，包括：提供一衬底，所述衬底表面具有堆叠结构；形成贯穿所述堆叠结构的沟道孔；在所述沟道孔的内壁表面形成一材料层；对所述堆叠结构和材料层进行退火处理；对所述材料层进行湿法刻蚀，至少部分去除所述沟道孔底部的材料层。

可选的，包括：所述材料层的厚度沿沟道孔底部至沟道孔顶部方向逐渐增大。

可选的，所述材料层的最大厚度为最小厚度的1.5～2倍。

可选的，所述材料层的厚度均匀。

可选的，所述材料层的厚度为8nm～15nm。

可选的，所述退火处理在惰性气氛下进行，退火温度为850摄氏度以上，时间为10小时以上。

可选的，所述材料层的材料包括氧化硅、氮氧化硅、氮化硅以及多晶硅中的至少一种。

可选的，所述材料层能够吸附H原子、H离子、N原子、N离子、O原子以及O离子中的至少一种。

可选的，还包括：至少去除部分所述沟道孔底部的材料层之后，刻蚀所述沟道孔底部的衬底；去除所述沟道孔侧壁表面剩余的材料层；在所述沟道孔底部形成半导体外延层。

可选的，还包括：形成覆盖所述沟道孔侧壁表面的功能侧墙、覆盖所述功能侧墙以及半导体外延层的沟道层、以及位于所述沟道层表面填充满所述沟道孔的沟道介质层。

本发明的半导体结构的形成过程中，在形成沟道孔之后，首先在沟道孔的内壁表面形成一材料层之后，再进行退火处理消除堆叠结构的内应力，在退火处理过程中产生的活性离子或原子能被材料层吸附，避免在沟道孔内形成杂质，从而提高后续在沟道孔底部形成的半导体外延层的沉积质量，提高最终形成的半导体结构的性能。

附图说明

图1至图6为本发明一具体实施方式的半导体结构的形成过程的结构示意图。

具体实施方式

下面结合附图对本发明提供的半导体结构的形成方法的具体实施方式做详细说明。

请参考图1至图6为本发明一具体实施方式的半导体结构的形成过程的结构示意图。