[发明专利]半导体器件的制造方法、衬底处理装置及记录介质

说明书

本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。本发明的课题在于提供：在对衬底交替供给第一处理气体和第二处理气体的等离子体的循环处理的情况下，能够良好地实施对该衬底的处理的技术。本发明的解决手段为提供下述技术，该技术具有下述工序：第一工序，向收容有衬底的状态的处理空间供给第一处理气体、并且作为第一处理气体的载气而使用非活性气体；和第二工序，向收容有衬底的状态的处理空间供给第二处理气体的等离子体、并且作为第二处理气体的载气而使用活性辅助气体。

技术领域

本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。

背景技术

在半导体器件的制造工序中，有时通过实施向晶片等衬底交替供给原料气体等第一处理气体、和反应气体等第二处理气体的等离子体的循环处理，从而对该衬底实施成膜处理等处理(例如，参见专利文献1)。

现有技术文献

专利文献

专利文献1：日本特开2015-92533号公报

发明内容

发明要解决的课题

本发明提供一种能够良好地对衬底实施处理的技术。

用于解决课题的手段

根据一个方案，提供一种技术，其具有下述工序：

第一工序，其中，向收容有衬底的状态的处理空间供给第一处理气体、并且作为所述第一处理气体的载气而使用非活性气体；和

第二工序，其中，向收容有所述衬底的状态的所述处理空间供给第二处理气体的等离子体、并且作为所述第二处理气体的载气而使用活性辅助气体。

发明效果

根据本发明涉及的技术，能够良好地对衬底实施处理。

附图说明

图1：为示意性地示出本发明的一个实施方式涉及的衬底处理装置的构成例的侧剖面图。

图2：为示意性地示出本发明的一个实施方式涉及的衬底处理装置所具有的控制器的构成例的框图。

图3：为示出本发明的一个实施方式涉及的衬底处理装置中实施的成膜工序的基本步骤的流程图。

图4：为本发明的一个实施方式涉及的衬底处理装置中实施的成膜工序的第一处理模式(pattern)的例子的表图。

图5：为示出本发明的一个实施方式涉及的衬底处理装置中实施的成膜工序的第二处理模式的例子的表图。

图6：为示出本发明的一个实施方式涉及的衬底处理装置中实施的成膜工序的第三处理模式的例子的表图。

附图标记说明

100…衬底处理装置，200…晶片(衬底)，202…腔室，205…处理空间，210…衬底支承部，212…衬底载置台，230…簇射头，231a…气体导入孔，241…第一分散机构，242…共用气体供给管，243…第一气体供给系统，243a…第一气体供给管，243b…第一气体供给源，243c…质量流量控制器(MFC)，243d…阀，244…第二气体供给系统，244a…第二气体供给管，244b…第二气体供给源，244c…质量流量控制器(MFC)，244d…阀，244e…远程等离子单元(RPU)，246a…第一非活性气体供给管，246b…非活性气体供给源，246c…质量流量控制器(MFC)，246d…阀，247a…活性辅助气体供给管，247b…活性辅助气体供给源，247c…质量流量控制器(MFC)，247d…阀，280…控制器

具体实施方式

＜本发明的一个实施方式＞