[发明专利]半导体元件搭载用基板及其制造方法在审

专利信息
申请号: 201811034107.2 申请日: 2018-09-05
公开(公告)号: CN109524380A 公开(公告)日: 2019-03-26
发明(设计)人: 久保田觉史;有马博幸 申请(专利权)人: 大口电材株式会社
主分类号: H01L23/49 分类号: H01L23/49;H01L21/48
代理公司: 北京银龙知识产权代理有限公司 11243 代理人: 张敬强;李平
地址: 日本鹿*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体元件 半导体封装体 搭载用基板 凸部 焊锡连接 金属板 制造 镀层 外部设备 树脂密封体 密封树脂 外部连接 印刷基板 预定位置 成品率 电短路 端子部 目视 顶面 焊锡 渗出 去除 密封 背面 侧面
【权利要求书】:

1.一种半导体元件搭载用基板,其特征在于,

在金属板的一方侧具有:

多个凸部,其比在半导体封装体的背面露出的端子尺寸小;以及

多个端子部,其由镀层构成,且带有台阶地形成于从各个上述凸部的顶面遍及到侧面及该凸部的外侧的面的预定位置。

2.一种半导体元件搭载用基板,其特征在于,

在金属板的一方侧具有:

多个凸部,其比在半导体封装体的背面露出的端子尺寸小;

焊盘部,其在中央部由镀层形成;以及

多个端子部,其由镀层构成,且在上述焊盘的周边带有台阶地形成于从各个上述凸部的上述顶面遍及到侧面及该凸部的外侧的面的预定位置。

3.根据权利要求1或2所述的半导体元件搭载用基板,其特征在于,

各个上述端子部形成为包围上述凸部。

4.根据权利要求1~3中任一项所述的半导体元件搭载用基板,其特征在于,

上述凸部的高度为0.005mm~0.11mm。

5.一种半导体元件搭载用基板的制造方法,其特征在于,具有:

在金属板的一方侧的面上,形成覆盖与露出于半导体封装体的背面的各个端子部对应的部位的比端子尺寸小的预定区域且在该预定区域的周围具有开口部的蚀刻用抗蚀掩膜,并且在上述金属板的另一方侧的面上,形成覆盖整个面的蚀刻用抗蚀掩膜的工序;

从上述金属板的一方侧实施半蚀刻加工而形成凸部的工序;

去除形成在上述金属板的一方侧的面上的上述蚀刻用抗蚀掩膜的工序;

在上述金属板的一方侧的面上,形成在与包围上述凸部的预定位置对应的多个区域具有开口部的电镀用抗蚀掩膜的工序;

在上述电镀用抗蚀掩膜的开口部实施电镀加工,在从上述凸部的顶面遍及到侧面及该凸部的外侧的面的预定位置形成带有台阶的多个端子部的工序;以及

去除形成在上述金属板的两面上的抗蚀掩膜的工序。

6.一种半导体元件搭载用基板的制造方法,其特征在于,具有:

在金属板的一方侧的面上,形成在与露出于半导体封装体的背面的各个端子部对应的部位的比端子尺寸小的预定区域具有开口部的电镀用抗蚀掩膜,并且在上述金属板的另一方侧的面上,形成覆盖整个面的电镀用抗蚀掩膜的工序;

从上述金属板的一方侧实施与该金属板相同的金属的电镀加工而形成凸部的工序;

去除形成在上述金属板的一方侧的面上的上述电镀用抗蚀掩膜的工序;

在上述金属板的一方侧的面上,形成在与包围上述凸部的预定位置对应的多个区域具有开口部的电镀用抗蚀掩膜的工序;

在上述电镀用抗蚀掩膜的开口部实施与该金属板不同的金属的电镀加工,在从上述凸部的顶面遍及到侧面及该凸部的外侧的面的预定位置形成带有台阶的多个端子部的工序;以及

去除形成在上述金属板的两面上的抗蚀掩膜的工序。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于大口电材株式会社,未经大口电材株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201811034107.2/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top