[发明专利]存储芯片测试电路装置和测试方法

权利要求书

1.一种存储芯片测试电路装置，其特征在于，包括安装在存储芯片内的第一压缩电路组件、第二压缩电路组件、第三压缩电路以及多路复用器；

所述第一压缩电路组件包括第一压缩电路，所述第二压缩电路组件包括第二压缩电路；

所述存储芯片中的存储阵列组合内设有第一存储阵列和第二存储阵列，所述第一存储阵列用于读取初始数据，并输出第一测试数据，所述第二存储阵列用于读取所述初始数据，并输出第二测试数据；

所述第一压缩电路组件用于压缩所述第一测试数据以生成第一压缩数据，所述第一压缩电路组件包括连接至所述第一存储阵列的第一输入端、用于多路输出所述第一压缩数据的第一输出端和第二输出端，所述第二输出端连接至所述第三压缩电路；

所述第二压缩电路组件用于压缩所述第二测试数据以生成第二压缩数据，所述第二压缩电路组件包括连接至所述第二存储阵列的第二输入端、用于多路输出所述第二压缩数据的第三输出端和第四输出端，所述第三输出端连接至所述多路复用器，所述第四输出端连接至所述第三压缩电路；

所述第三压缩电路用于压缩所述第一压缩数据和所述第二压缩数据以生成第三压缩数据，所述第三压缩电路包括连接至所述多路复用器的第五输出端，以输出所述第三压缩数据至所述多路复用器；

所述多路复用器包括第一路输入端、第二路输入端以及复用输出端，所述第一路输入端连接至所述第三压缩电路的所述第五输出端，所述第二路输入端连接至所述第二压缩电路组件的所述第三输出端，所述复用输出端用于择一输出所述第二压缩数据和所述第三压缩数据中的一种。

2.如权利要求1所述的存储芯片测试电路装置，其特征在于，所述第三压缩电路包括第三输入端，连接至所述第二输出端，用于接收所述第一压缩数据，所述第三压缩电路还包括第四输入端，连接至所述第四输出端，用于接收所述第二压缩数据。

3.如权利要求1所述的存储芯片测试电路装置，其特征在于，所述第一压缩电路组件还包括第一传输装置，所述第二压缩电路组件还包括第二传输装置；

所述第一传输装置用于控制所述第一压缩数据输出至所述第一压缩电路组件的所述第一输出端和所述第二输出端；

所述第二传输装置连接至所述第二压缩电路、所述第三压缩电路以及所述多路复用器，用于控制所述第二压缩数据传输至所述第三压缩电路和所述多路复用器。

4.如权利要求3所述的存储芯片测试电路装置，其特征在于，所述第一传输装置包括第一传输门和第二传输门，所述第二传输装置包括第三传输门和第四传输门；

所述第一传输门用于在导通时将所述第一压缩数据发送至所述第三压缩电路中，所述第二传输门用于在导通时将所述第一压缩数据输出，所述第三传输门用于在导通时将所述第二压缩数据发送至所述第三压缩电路中，所述第四传输门用于在导通时将所述第二压缩数据输出至所述多路复用器。

5.如权利要求3所述的存储芯片测试电路装置，其特征在于，所述第一压缩电路包括第一异或门，所述第二压缩电路包括第二异或门。

6.如权利要求4所述的存储芯片测试电路装置，其特征在于，所述第三压缩电路包括第三异或门、第四异或门以及与门，其中，所述第三异或门的Q1输入端和所述与门的Q4输入端均连接至所述第一传输门，所述第三异或门的Q2输入端和所述与门的Q3输入端均连接至所述第三传输门，所述第四异或门的Q5输入端连接至所述第三异或门的输出端，所述第四异或门的Q6输入端连接至所述与门的输出端，所述第四异或门的输出端连接至所述多路复用器的所述第一路输入端。

7.如权利要求4所述的存储芯片测试电路装置，其特征在于，还包括第一控制器和第二控制器，所述第一控制器和所述第二控制器均连接至所述第一传输门、所述第二传输门、所述第三传输门以及所述第四传输门；

所述第一控制器用于控制打开所述第二传输门和第四传输门，且控制所述多路复用器输出所述第二压缩数据，同时关闭所述第一传输门和所述第三传输门；

所述第二控制器用于控制打开所述第一传输门和所述第三传输门，且控制所述多路复用器输出所述第三压缩数据，同时关闭所述第二传输门和第四传输门。