[发明专利]一种晶体管及其制作方法

说明书

本发明涉及半导体技术领域，具体涉及一种新型半导体晶体管及其制造方法，所述晶体管通过减薄较厚的场氧化层，将降场层注入到晶体管次表面，然后再形成一个较薄的埋层，在降场层上方增加了一个导通电阻相对较低的导电沟道，使得上下两条导电沟道均可参与导电，从而减小了晶体管的导通电阻，提升了晶体管的电流驱动能力，提高了LDMOS的工作性能，降低了工艺的制造成本。

技术领域

本发明涉及半导体技术领域，具体涉及一种新型半导体晶体管及其制作方法。

背景技术

在功率应用设备中，LDMOS(Laterally Diffused Metal Oxide Semiconductor,横向双扩散金属氧化物半导体场效应晶体管)，在高压功率集成电路中常采用高压LDMOS满足耐高压、实现功率控制等方面的要求，常用于射频功率电路。与晶体管相比，在关键的器件特性方面，如增益、线性度、开关性能、散热性能以及减少级数等方面优势很明显。为了增加击穿电压，在有源区和漏区之间有一个漂移区。

LDMOS中的漂移区是该类器件设计的关键，漂移区的杂质浓度比较低，因此，当LDMOS接高压时，漂移区由于是高阻，能够承受更高的电压。我们可以通过增加漂移区的长度以提高击穿电压，但是这会增加芯片面积和导通电阻。为达到不牺牲耐压的情况下降低导通电阻的目标，器件专家研究出了许许多多的新型结构，Double RESURF(DoubleReduced Surface Field，双重降低表面电场)技术就是其中的一种，但是在电子从源极出发，在栅极外加偏压顺着沟道底部流动，进入漂移区后，需要从降场层下方流动，从刚刚进入漂移区需要一个转向移动到降场层下方，这个电流路径拐弯的部分存在一个不小的电阻，这个电阻会受到底部衬底，以及右侧降场层的夹挤，存在一个JFET(Junction Field-Effect Transisto，结型场效应晶体管)效应，当电流越大，JFET夹挤效应越明显，电阻越大，影响晶体管的工作性能。

发明内容

鉴于以上情况，本发明为了解决其技术问题采用以下的技术方案来实现。

第一方面，本发明实施例提供一种晶体管的制作方法,包括：提供第一导电类型的衬底；在所述衬底上表面形成第二导电类型的阱区；在所述阱区上表面形成氧化层；在所述阱区上表面形成薄膜层；在有源区形成场氧化层；在所述衬底上表面形成第一导电类型的体区；在所述场氧化层通过湿法刻蚀形成薄场氧化层；在所述阱区内形成第一导电类型的降场层；在所述薄场氧化层下表面形成第二导电类型的埋层；在所述阱区上表面形成栅氧化层；在所述栅氧化层上表面形成多晶硅层。

进一步地，在所述半导体衬底表面形成第二导电类型的阱区具体包括，通过离子注入在所述衬底上表面形成第二导电类型的阱区。

进一步地，在所述阱区上表面形成薄膜层具体包括，所述薄膜层通过刻蚀露出有源区的氧化层，并对所述有源区的氧化层通过局部氧化隔离工艺形成所述场氧化层。

进一步地，在所述场氧化层通过湿法刻蚀形成薄场氧化层具体包括，对所述场氧化层进行湿法刻蚀形成所述薄场氧化层，用于减小场氧化层对后续离子注入深度的影响。

进一步地，在所述薄场氧化层下表面形成第二导电类型的埋层具体包括，通过离子注入工艺在所述场氧化层下表面注入第二导电类型的离子以形成所述埋层，用于减小漂移区的导通电阻。

第二方面，本发明实施例还提供一种晶体管，包括，第一导电类型的衬底；第二导电类型的阱区，形成于所述衬底上表面；氧化层，形成于所述阱区上表面；薄膜层，形成于所述阱区上表面；场氧化层，形成于有源区；第一导电类型的体区，形成于所述衬底上表面；薄场氧化层，形成于所述场氧化层；降场层，形成于所述阱区；第二导电类型的埋层，形成于所述薄场氧化层下表面；栅氧化层，形成于所述阱区上表面；多晶硅层，形成于所述栅氧化层上表面。

进一步地，所述场氧化层厚度大于所述氧化层厚度。