[发明专利]一种光学波导器件的形成方法在审
| 申请号: | 201811023015.4 | 申请日: | 2018-09-03 |
| 公开(公告)号: | CN109143465A | 公开(公告)日: | 2019-01-04 |
| 发明(设计)人: | 熊文娟;李俊峰;蒋浩杰;李志华;余金中;王文武;亨利·H·阿达姆松 | 申请(专利权)人: | 中国科学院微电子研究所 |
| 主分类号: | G02B6/10 | 分类号: | G02B6/10;G02B6/122 |
| 代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 党丽;王宝筠 |
| 地址: | 100029 北京市朝阳*** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 芯层 沉积 光学波导器 二氧化硅上包层 二氧化硅下包层 光学波导器件 厚度增加 生长 图案化 下包层 裂痕 衬底 升降 释放 重复 | ||
本发明提供一种光学波导器的形成方法,在衬底上形成二氧化硅下包层,在所述下包层上生长Si3N4芯层;生长所述芯层的方法采用多次沉积工艺,每一所述沉积工艺包括:从第一温度上升至第二温度;在所述第二温度下进行Si3N4的沉积,从所述第二温度下降至第三温度;所述第三温度作为下一沉积工艺的第一温度;下一沉积工艺重复上一沉积工艺,经过多次沉积工艺后Si3N4厚度达到预期设定厚度的芯层,并进行芯层的图案化;形成包裹所述芯层的二氧化硅上包层。该方法利用多次升降温沉积Si3N4芯层,可以在每一次沉积过程中释放掉Si3N4芯层中的应力,避免由于芯层厚度增加应力变大产生裂痕,从而可以生成质量较好、需要厚度的Si3N4芯层,提高光学波导器的性能。
技术领域
本发明涉及光纤及半导体制造技术领域,特别涉及一种光学波导器件的形成方法。
背景技术
目前,氮化硅(Si3N4)材料在光电子领域有着极为迅速的发展,而Si3N4凭借其各种优点,例如禁带宽度大、折射率高、光传输损耗低、与CMOS器件兼容且成本低廉等优点,被广泛应用于硅基光电子器件中。
在Si3N4的光学波导器件中,Si3N4被包裹在氧化硅(SiO2)中,Si3N4作为芯层进行光的传输,由于Si3N4/SiO2之间的折射率之差较小,为了保证传输光被限制在芯层之内,以降低传输光的损耗,往往需要厚度大于400nm的Si3N4作为芯层,而Si3N4与SiO2之间的拉应力较大,一般在厚度超过300nm时,会由于应力太大而产生裂纹甚至断裂,这会导致波导传输损耗大幅增加,降低光学波导器的性能。
发明内容
有鉴于此,本发明的目的在于提供一种光学波导器件的形成方法,释放Si3N4芯层与第一氧化硅层之间的应力,避免芯层的断裂,提高光学波导器的性能。
为实现上述目的,本发明有如下技术方案:
一种光学波导器的形成方法,包括:
在衬底上形成二氧化硅下包层;
在所述下包层上生长Si3N4芯层,所述生长Si3N4芯层的方法包括多次沉积工艺,每一所述沉积工艺包括:从第一温度上升至第二温度;在所述第二温度下进行Si3N4的沉积;从所述第二温度下降至第三温度;所述第三温度为下一沉积工艺的第一温度;
图案化所述芯层;
形成包裹所述芯层的二氧化硅上包层。
可选地,所述沉积工艺为低压力化学气相沉积法。
可选地,所述芯层的厚度范围为400-800nm。
可选地,在所述下包层上生长Si3N4芯层之后,图案化所述芯层之前,还包括:
进行所述Si3N4芯层的平坦化,平坦化后的所述芯层的表面光滑度为原子级光滑度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811023015.4/2.html,转载请声明来源钻瓜专利网。





