[发明专利]硅通孔容错电路及方法、集成电路

说明书

本发明公开了一种硅通孔容错电路及方法、集成电路，涉及集成电路技术领域。该硅通孔容错电路包括：工作硅通孔；备用硅通孔；容错控制模块，分别与工作硅通孔和备用硅通孔相连接；解码器，与容错控制模块连接；其中，容错控制模块基于解码器的工作硅通孔的位置编码断开工作硅通孔以及开通备用硅通孔。本公开可以降低基于硅通孔的三维集成电路芯片的失效率。

技术领域

本公开涉及集成电路技术领域，具体而言，涉及一种硅通孔容错电路、硅通孔容错方法和集成电路。

背景技术

在摩尔定律时代，半导体集成电路经过几十年的快速发展，已经受到元器件尺寸、功能增强、成本效益等方面的严重制约，为突破集成电路发展的现有的物理局限和材料局限，三维集成电路(3D IC)技术应运而生。

基于硅通孔(Through Silicon Via，TSV)的三维集成电路(3D IC)通过硅通孔将多层芯片垂直堆叠集成，由于采用了非常短的硅通孔代替平面集成电路中的长互连线，使其具有诸多优点，例如低延迟、低功耗、高性能等，从而使基于硅通孔的三维集成电路具有广阔的应用前景。

然而，在三维集成电路的硅通孔制造过程以及硅通孔键合的过程中，由于当前工艺和材料的限制，可能会造成硅通孔的缺陷或失效。另外，即使单个硅通孔的失效也将会导致整个三维集成电路芯片的失效。而目前，还没有较好的能够解决硅通孔失效问题的方案。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种硅通孔容错电路、硅通孔容错方法和集成电路，进而至少在一定程度上解决三维集成电路中硅通孔失效的问题。

根据本公开的一个方面，提供一种硅通孔容错电路，包括：工作硅通孔；备用硅通孔；容错控制模块，分别与工作硅通孔和备用硅通孔相连接；解码器，与容错控制模块连接；其中，容错控制模块基于解码器的工作硅通孔的位置编码断开工作硅通孔以及开通备用硅通孔。

可选地，容错控制模块包括：输入控制单元，分别与工作硅通孔的输入端以及备用硅通孔的输入端相连接；其中，输入控制单元基于解码器的工作硅通孔的位置编码断开工作硅通孔以及开通备用硅通孔。

可选地，输入控制单元包括第一晶体管、第二晶体管和第一反相器；其中，第一晶体管基于解码器的工作硅通孔的位置编码断开工作硅通孔；由第二晶体管和第一反相器构成的电路单元基于解码器的工作硅通孔的位置编码开通备用硅通孔。

可选地，第一晶体管和第二晶体管均具有控制端、第一端和第二端，第一反相器具有第一端和第二端；第一晶体管的控制端与解码器的输出端连接，第一晶体管的第一端用于接收待输入工作硅通孔的信号，第一晶体管的第二端与工作硅通孔的输入端连接；第一反相器的第一端与解码器的输出端连接，第一反相器的第二端与第二晶体管的控制端连接；第二晶体管的第一端用于接收待输入工作硅通孔的信号，第二晶体管的第二端与备用硅通孔的输入端连接。

可选地，输入控制单元包括第一晶体管、第二晶体管、第一反相器和第一备用晶体管；其中，第一晶体管基于解码器的工作硅通孔的位置编码断开工作硅通孔；第一备用晶体管基于解码器的备用硅通孔的位置编码开通备用硅通孔；由第二晶体管和第一反相器构成的电路单元基于解码器的工作硅通孔的位置编码将第一晶体管与第一备用晶体管连接。