[发明专利]硅通孔容错电路及方法、集成电路

权利要求书

1.一种硅通孔容错电路，其特征在于，包括：

工作硅通孔；

备用硅通孔；

容错控制模块，分别与所述工作硅通孔和所述备用硅通孔相连接；

解码器，与所述容错控制模块连接；

其中，所述容错控制模块基于所述解码器的所述工作硅通孔的位置编码断开所述工作硅通孔以及开通所述备用硅通孔。

2.根据权利要求1所述的硅通孔容错电路，其特征在于，所述容错控制模块包括：

输入控制单元，分别与所述工作硅通孔的输入端以及所述备用硅通孔的输入端相连接；

其中，所述输入控制单元基于所述解码器的所述工作硅通孔的位置编码断开所述工作硅通孔以及开通所述备用硅通孔。

3.根据权利要求2所述的硅通孔容错电路，其特征在于，所述输入控制单元包括第一晶体管、第二晶体管和第一反相器；

其中，所述第一晶体管基于所述解码器的所述工作硅通孔的位置编码断开所述工作硅通孔；由所述第二晶体管和所述第一反相器构成的电路单元基于所述解码器的所述工作硅通孔的位置编码开通所述备用硅通孔。

4.根据权利要求3所述的硅通孔容错电路，其特征在于，所述第一晶体管和所述第二晶体管均具有控制端、第一端和第二端，所述第一反相器具有第一端和第二端；

所述第一晶体管的控制端与所述解码器的输出端连接，所述第一晶体管的第一端用于接收待输入所述工作硅通孔的信号，所述第一晶体管的第二端与所述工作硅通孔的输入端连接；

所述第一反相器的第一端与所述解码器的输出端连接，所述第一反相器的第二端与所述第二晶体管的控制端连接；

所述第二晶体管的第一端用于接收待输入所述工作硅通孔的信号，所述第二晶体管的第二端与所述备用硅通孔的输入端连接。

5.根据权利要求2所述的硅通孔容错电路，其特征在于，所述输入控制单元包括第一晶体管、第二晶体管、第一反相器和第一备用晶体管；

其中，所述第一晶体管基于所述解码器的所述工作硅通孔的位置编码断开所述工作硅通孔；所述第一备用晶体管基于所述解码器的所述备用硅通孔的位置编码开通所述备用硅通孔；由所述第二晶体管和所述第一反相器构成的电路单元基于所述解码器的所述工作硅通孔的位置编码将所述第一晶体管与所述第一备用晶体管连接。

6.根据权利要求5所述的硅通孔容错电路，其特征在于，所述第一晶体管、所述第二晶体管和所述第一备用晶体管均具有控制端、第一端和第二端，所述第一反相器具有第一端和第二端；

所述第一晶体管的控制端与所述解码器的第一输出端连接，所述第一晶体管的第一端用于接收待输入所述工作硅通孔的信号，所述第一晶体管的第二端与所述工作硅通孔的输入端连接；

所述第一反相器的第一端与所述解码器的第一输出端连接，所述第一反相器的第二端与所述第二晶体管的控制端连接；

所述第二晶体管的第一端用于接收待输入所述工作硅通孔的信号，所述第二晶体管的第二端与所述第一备用晶体管的第一端连接；

所述第一备用晶体管的控制端与所述解码器的第二输出端连接，所述第一备用晶体管的第二端与所述备用硅通孔的输入端连接。

7.根据权利要求2所述的硅通孔容错电路，其特征在于，所述容错控制模块还包括：

输出控制单元，分别与所述工作硅通孔的输出端以及所述备用硅通孔的输出端相连接；

其中，所述输出控制单元基于所述解码器的所述工作硅通孔的位置编码将所述备用硅通孔输出端的信号输出至所述工作硅通孔的输出端。

8.根据权利要求7所述的硅通孔容错电路，其特征在于，所述输出控制单元包括第三晶体管和第二反相器；其中，所述第三晶体管具有控制端、第一端和第二端，所述第二反相器具有第一端和第二端；

所述第二反相器的第一端与所述解码器的输出端连接，所述第二反相器的第二端与所述第三晶体管的控制端连接；

所述第三晶体管的第一端与所述备用硅通孔的输出端连接，所述第三晶体管的第二端与所述工作硅通孔的输出端连接。