[发明专利]非易失性存储装置及其编程方法

说明书

提供了一种用于减少热载流子注入(HCI)的非易失性存储装置以及所述非易失性存储装置的编程方法。根据一个方面，所述非易失性存储装置的编程方法包括：在从多个存储单元中的与串选择晶体管相邻的上部存储单元到与地选择晶体管相邻的下部存储单元的方向上对包括在单元串中的存储单元进行编程；当对选定存储单元进行编程时，将第一禁止电压施加到第一未选定字线，所述第一未选定字线连接到位于所述选定存储单元之上的第一未选定存储单元；以及当在施加第一禁止电压之后经过了预定时间段时，将第二禁止电压施加到第二未选定字线，所述第二未选定字线连接到位于所述选定存储单元之下的第二未选定存储单元。

相关申请的交叉引用

本申请要求于2017年9月12日提交至韩国专利局的韩国专利申请No.10-2017-0116662的优先权，其公开内容以引用方式全文并入本文中。

技术领域

本发明构思涉及非易失性存储装置的编程方法，并且更具体地，涉及这样的编程方法，其用于减少在存储单元的沟道中发生的热载流子注入(HCI)，并且由此改进存储装置的编程性能。

背景技术

非易失性半导体存储装置包括用于以非易失性方式存储数据的多个存储单元。作为非易失性存储装置的闪存装置可以用于移动电话、数码相机、个人数字助理(PDA)、移动计算机装置、固定计算机装置、以及其他装置。

由于闪存装置的结构，闪存装置在编程操作期间可能会受到干扰。例如，当由于HCI等发生干扰时，存储单元的阈值电压分布可能改变，由此降低存储操作的特性。

发明内容

本发明构思提供了一种用于在编程操作期间减少干扰的非易失性存储装置以及该非易失性存储装置的编程方法。

根据本发明构思的一方面，提供一种非易失性存储装置的编程方法，所述非易失性存储装置包括一个或多个单元串，所述一个或多个单元串中的每一个包括竖直堆叠在衬底上的多个存储单元，所述编程方法包括：在所述衬底上的从所述多个存储单元之中的上部存储单元到所述多个存储单元之中的下部存储单元的方向上，对包括在所述一个或多个单元串中的每一个中的所述多个存储单元进行编程；当对选定存储单元进行编程时，将第一禁止电压施加到第一未选定字线，所述第一未选定字线连接到位于所述选定存储单元之上的第一未选定存储单元；当在施加第一禁止电压之后经过了预定时间段时，将第二禁止电压施加到第二未选定字线，所述第二未选定字线连接到位于所述选定存储单元之下的第二未选定存储单元。

根据本发明构思的另一方面，提供一种非易失性存储装置的编程方法，所述非易失性存储装置包括竖直地位于衬底上的三维(3D)NAND存储单元，所述编程方法包括：将编程电压施加到连接到选定存储单元的字线；将第一禁止电压施加到第一未选定字线，所述第一未选定字线连接到位于所述选定存储单元之上且已被编程的第一未选定存储单元；以及将第二禁止电压施加到第二未选定字线，所述第二未选定字线连接到位于所述选定存储单元之下且尚未被编程的第二未选定存储单元，其中与所述第一禁止电压的电平、电平上升梯度、和上升时序中的至少一个不同地控制所述第二禁止电压的电平、电平上升梯度、和上升时序中的至少一个。

根据本发明构思的另一方面，提供一种非易失性存储装置，其包括：存储单元阵列，其包括多个单元串，每个单元串包括竖直地位于衬底上的多个存储单元；电压发生器，其被配置为在对所述存储单元阵列执行的编程操作期间产生：施加到连接到选定存储单元的字线的编程电压、施加到第一未选定字线的第一禁止电压、以及施加到第二未选定字线的第二禁止电压，所述第一未选定字线连接到位于所述选定存储单元之上的第一未选定存储单元，所述第二未选定字线连接到位于所述选定存储单元之下的第二未选定存储单元；以及控制逻辑单元，其被配置为控制编程操作在所述多个单元串的每一个单元串中的从上部存储单元到下部存储单元的方向上执行，并且将所述第二禁止电压的电平和上升时序中的至少一个控制为不同于所述第一禁止电压的电平和上升时序中的至少一个。

附图说明

根据以下结合附图的详细描述，将更清楚地理解本发明构思的实施例，其中：