[发明专利]非易失性存储装置及其编程方法

权利要求书

1.一种非易失性存储装置的编程方法，所述非易失性存储装置包括多个单元串，所述多个单元串中的每一个包括竖直堆叠在衬底上的多个存储单元，所述编程方法包括步骤：

在包括在单元串中的所述多个存储单元中的选定存储单元上施加编程电压；

将第一禁止电压施加到第一未选定字线，所述第一未选定字线连接到该单元串中的位于所述选定存储单元之上的第一未选定存储单元；以及

将第二禁止电压施加到第二未选定字线，所述第二未选定字线连接到该单元串中的位于所述选定存储单元之下的第二未选定存储单元，

其中，在从施加所述第一禁止电压开始的预定延迟时间之后施加所述第二禁止电压，

其中，当基于自顶至底的编程方法对所述选定存储单元执行编程操作时，所述第一未选定存储单元是先前被编程的存储单元，并且所述第二未选定存储单元是尚未被编程的存储单元。

2.根据权利要求1所述的编程方法，其中所述非易失性存储装置包括具有三维NAND存储单元的存储单元阵列。

3.根据权利要求1所述的编程方法，其中，所述预定延迟时间是所述第一禁止电压使所述第一未选定存储单元在所述第二禁止电压被施加到所述第二未选定字线之前导通所需的最小延迟。

4.根据权利要求3所述的编程方法，其中，在所述第一禁止电压达到稳定电平之后，将所述第二禁止电压施加到所述第二未选定字线。

5.根据权利要求1所述的编程方法，其中，所述多个单元串中的每一个包括竖直堆叠在所述衬底上的第一存储单元至第N存储单元，N是等于或大于2的整数，其中，所述第一存储单元与地选择晶体管相邻，并且所述第N存储单元与串选择晶体管相邻。

6.根据权利要求5所述的编程方法，其中，当选定了所述第一存储单元至第A存储单元时，在与增加所述第一禁止电压的时间点实质上相同的时间点增加所述第二禁止电压的电平，A是等于或大于2且小于N的整数，并且

当选定了第(A+1)存储单元至第N存储单元时，在所述预定延迟时间之后，将所述第二禁止电压施加到所述第二未选定字线。

7.根据权利要求5所述的编程方法，其中，当选定了第A存储单元时，将所述预定延迟时间选择性地用于被施加到与邻近于所述第A存储单元的预定数量的第二未选定存储单元相连接的第二未选定字线的所述第二禁止电压，A是等于或大于2且小于N的整数。

8.根据权利要求5所述的编程方法，还包括步骤：当选定了第A存储单元时，确定与所述第A存储单元相邻的一个或多个第一未选定存储单元的编程状态，A是等于或大于2且小于N的整数，

其中，施加所述第二禁止电压的步骤包括根据所述确定的结果将所述预定延迟时间选择性地用于所述第二禁止电压。

9.根据权利要求8所述的编程方法，其中，当位于所述第A存储单元之上且与所述第A存储单元相邻的第(A+1)存储单元的编程状态对应于擦除状态时，在所述预定延迟时间之后将所述第二禁止电压施加到所述第二未选定字线。

10.根据权利要求8所述的编程方法，其中，当位于所述第A存储单元之上且与所述第A存储单元相邻的k个第一未选定存储单元中的至少一个存储单元的编程状态对应于擦除状态时，在所述预定延迟时间之后将所述第二禁止电压施加到所述第二未选定字线。

11.根据权利要求1所述的编程方法，其中，当选定了所述多个单元串中的每一个单元串的第一存储单元时，将具有第一值的延迟时间用于所述第二禁止电压，并且

当选定了位于所述第一存储单元之下的第二存储单元时，将具有小于所述第一值的第二值的延迟时间用于所述第二禁止电压。