[发明专利]小巧PCIe端点的根复合体集成端点仿真

说明书

实施例的各方面涉及用于仿真PCIe根复合体集成端点的系统和方法。该系统和方法可以包括在根复合体片上系统和/或连接设备中实现的硬件逻辑。硬件可以接收访问硬件设备的一个或多个寄存器的请求消息；确定请求消息包括访问一个或多个快速外围组件互连(PCIe)特定寄存器的请求；以及对请求消息进行响应而不提供与一个或多个PCIe特定寄存器相关联的信息。

背景技术

快速外围组件互连(PCIe)协议定义了互连(或总线)层次结构。小巧(discreet)设备可以通过互连层次结构连接到主机设备上的根复合体。主机设备中的一些设备可以通过总线0互连连接。可以将这样的设备视为根复合体集成端点(RCiEP)。RCiEP可以集成到片上系统(SOC)中，并且没有PCIe链路。但是，尽管没有PCIe接口，这些RCiEP设备仍能作为PCIe设备而被发现。

附图说明

图1示出了包括多核处理器的计算系统的框图的实施例。

图2是根据本公开的实施例的系统架构200的示意图。

图3是根据本公开的实施例的仿真根复合体集成端点的连接设备的示意图。

图4A是根据本公开的实施例的用于支持根复合体集成端点的设备仿真的根复合体的过程流程图。

图4B是根据本公开的实施例的端点设备支持根复合体集成端点的设备仿真的过程流程图。

图5是根据本公开的实施例的用于隐藏来自操作系统的PCIe特定消息的根复合体硬件仿真逻辑的过程流程图。

图6示出了包括互连架构的计算系统的实施例。

图7示出了包括分层栈的互连架构的实施例。

图8示出了要在互连架构内生成或接收的请求或分组的实施例。

图9示出了用于互连架构的发射器和接收器对的实施例。

图10示出了多核处理器的实施例。

图11示出了计算系统的框图的另一实施例。

图12示出了用于包括多个处理器插槽的计算系统的块的实施例。

这些图可能未按比例绘制。相似的参考数字在不同图中表示相似元素。

具体实施方式

在以下描述中，阐述了许多具体细节，诸如以下的示例：特定类型的处理器和系统配置，特定硬件结构、特定架构和微架构细节、特定寄存器配置、特定指令类型、特定系统组件、特定测量值/高度、特定处理器流水线级和操作等，以便提供对本发明的透彻理解。然而，对于本领域技术人员显而易见的是，不需要采用这些特定细节来实施本发明。在其他实例中，为了避免不必要地模糊本发明，没有详细描述众所周知的组件或方法，例如特定和替代处理器架构、用于所描述的算法的特定逻辑电路/代码、特定固件代码、特定互连操作、特定逻辑配置、特定制造技术和材料、特定编译器实现、算法用代码的特定表达、特定的断电和门控技术/逻辑以及计算机系统的其他特定操作细节。

尽管可以参考特定集成电路中的能量节省和能量效率来描述以下实施例，例如在计算平台或微处理器中，但是其他实施例也适用于其他类型的集成电路和逻辑设备。本文描述的实施例的类似技术和教导可以应用于其他类型的电路或半导体设备，其也可以受益于更好的能量效率和能量节省。例如，所公开的实施例不限于台式计算机系统或Ultrabooks^TM。并且还可以用于其他设备，例如手持设备、平板电脑、其他薄型笔记本电脑、片上系统(SOC)设备和嵌入式应用。手持设备的一些示例包括蜂窝电话、互联网协议设备、数码相机、个人数字助理(PDA)和手持PC。嵌入式应用通常包括微控制器、数字信号处理器(DSP)、片上系统、网络计算机(NetPC)、机顶盒、网络集线器、广域网(WAN)交换机或任何其他可执行下面教导的功能和操作的系统。此外，这里描述的装置、方法和系统不限于物理计算设备，还可以涉及用于能量节省和效率的软件优化。