[发明专利]小巧PCIe端点的根复合体集成端点仿真

权利要求书

1.一种至少部分地以硬件实现的装置，所述装置包括硬件逻辑，用于：

接收访问硬件设备的一个或多个寄存器的请求消息；

确定所述请求消息包括访问一个或多个快速外围组件互连(PCIe)特定寄存器的请求；以及

对所述请求消息进行响应而不提供与所述一个或多个PCIe特定寄存器相关联的信息。

2.如权利要求1所述的装置，还包括逻辑，用于：

确定所述请求消息包括读取一个或多个PCIe寄存器的读请求；并且其中，所述逻辑通过发送没有PCIe特定寄存器值的比特串来对所述读请求进行响应。

3.如权利要求1所述的装置，还包括逻辑，用于：

确定所述请求消息包括写入一个或多个PCIe特定寄存器的写请求；并且其中，所述逻辑丢弃所述写请求。

4.如权利要求1-3中任一项所述的装置，还包括逻辑，用于：

从端点设备接收对所述请求消息进行响应的响应消息；

确定所述响应消息包括PCIe特定信息；以及

在发送所述响应消息之前修改或丢弃所述PCIe特定信息。

5.如权利要求1-3中任一项所述的装置，还包括逻辑，用于：

从端点设备接收PCIe特定消息；以及

将所述PCIe特定消息重新路由到事件处理程序。

6.如权利要求5所述的装置，其中，所述PCIe特定消息包括PCIe错误消息，并且所述逻辑用于将所述PCIe错误消息转发到PCIe错误处理程序。

7.如权利要求1-3中任一项所述的装置，还包括逻辑，用于：

确定所述请求消息包括访问端点设备的PCIe特定寄存器的请求和访问所述端点设备的非PCIe特定寄存器的请求；

向所述端点设备发送访问所述非PCIe特定寄存器的所述请求消息；以及

隐藏所述PCIe特定寄存器。

8.如权利要求1-3中任一项所述的装置，其中，所述装置驻留在符合PCIe的根复合体的上游。

9.如权利要求1-3中任一项所述的装置，其中，所述装置驻留在符合PCIe的端点设备上。

10.如权利要求1-3中任一项所述的装置，其中，所述PCIe特定寄存器是与符合PCIe的根复合体、符合PCIe的根复合体控制器、或PCIe端口中的一个或多个相关联的寄存器。

11.一种由仿真硬件元件执行的方法，所述方法包括：

接收访问硬件设备的一个或多个寄存器的请求消息；

确定所述请求消息包括访问一个或多个快速外围组件互连(PCIe)特定寄存器的请求；以及

对所述请求消息进行响应而不提供与所述一个或多个PCIe特定寄存器相关联的信息。

12.如权利要求11所述的方法，还包括：

确定所述请求消息包括读取一个或多个PCIe寄存器的读请求；以及发送没有寄存器特定值的比特串。

13.如权利要求11所述的方法，还包括：

确定所述请求消息包括写入一个或多个PCIe寄存器的写请求；以及丢弃所述写请求。

14.如权利要求11-13中任一项所述的方法，还包括：

从端点设备接收对所述请求消息进行响应的响应消息；

确定所述响应消息包括PCIe特定信息；以及

在发送所述响应消息之前修改或丢弃所述PCIe特定信息。

15.如权利要求11-13中任一项所述的方法，还包括：

从端点设备接收PCIe特定消息；以及

将所述PCIe特定消息重新路由到事件处理程序。