[发明专利]晶体管、半导体组件及形成闪存组件的方法

说明书

本发明公开了一种晶体管、半导体组件及形成闪存组件的方法，晶体管包括基板、栅极与栅极介电层。基板具有多个源极/漏极区与信道区，信道区位于这些源极/漏极区之间。栅极介电层位于栅极与基板之间，其中基板朝着远离栅极介电层的方向渐缩。借由上述结构，晶体管的结构密度可以被改善。

技术领域

本发明涉及晶体管及非易失性内存组件技术领域，特别是涉及一种闪存组件。

背景技术

半导体内存组件可分为挥发性内存组件(volatile memory devices)与非易失性内存组件两类。相较于挥发性内存组件，非易失性内存广泛用于固态硬盘(solid statedevices；SSD)与云端储存，因为非易失性内存在保留数据时不需要电力。闪存是非易失性内存组件的一种，且具有多种优点，例如高整合性、传送速度快，以及易于编程、抹除和读取。为了进一步提高闪存中的位密度与降低位成本，3D-NAND闪存已成为未来非易失性内存组件中的杰出候选者。

发明内容

本发明的目的在于，借由上述结构，改善晶体管的结构密度。

依据本发明的一些实施方式，一种晶体管包括基板、栅极与栅极介电层。基板具有多个源极/漏极区与信道区，信道区位于这些源极/漏极区之间。栅极介电层位于栅极与基板之间，其中基板朝着远离栅极介电层的方向渐缩。

依据本发明的一些实施方式，栅极介电层、基板与栅极形成半椭圆轮廓。

依据本发明的一些实施方式，栅极嵌设于栅极介电层内。

依据本发明的一些实施方式，栅极介电层嵌设于基板内。

依据本发明的一些实施方式，栅极包括凸面，凸面与栅极介电层接触。

依据本发明的一些实施方式，基板包括凹面，凹面与栅极介电层接触。

依据本发明的一些实施方式，栅极及基板分别包括凸面及凹面，栅极介电层位于凸面及凹面之间。

依据本发明的一些实施方式，晶体管还包含第一隔离层，基板嵌设于第一隔离层内，其中第一隔离层具有蜿蜒状形状。

依据本发明的一些实施方式，晶体管还包含第二隔离层，其中栅极位于第二隔离层与栅极介电层之间，且第二隔离层具有与第一隔离层不同的形状。

依据本发明的一些实施方式，第二隔离层具有直条形形状。

依据本发明的另一实施方式，一种半导体组件包括第一隔离层以及多个晶体管。第一隔离层具有第一侧与第二侧，且呈非对称。这些晶体管分别嵌设于第一隔离层中呈非对称的第一侧与第二侧。这些晶体管的每一个包括呈水平顺序排列的栅极、栅极介电层与掺杂硅基板。

依据本发明的一些实施方式，第一隔离层具有蜿蜒状形状。

依据本发明的一些实施方式，半导体组件更包括多个第二隔离层，其中，第一隔离层位于这些第二隔离层之间，且这些第二隔离层具有与第一隔离层不同的形状。

依据本发明的一些实施方式，每一个第二隔离层具有直条形形状。

依据本发明的一些实施方式，每一个晶体管具有半椭圆形状。

依据本发明的一些实施方式，第一隔离层的第一侧具有多个第一凹口，晶体管的第一组位于这些第一凹口，第一隔离层的第二侧具有多个第二凹口，晶体管的第二组位于这些第二凹口，且这些第一凹口与这些第二凹口成非对称排列。

依据本发明的一些实施方式，每一晶体管的掺杂硅基板包含多个源极/漏极区且呈垂直排列。