[发明专利]半导体结构的形成方法

说明书

本发明涉及一种半导体结构的形成方法，所述半导体结构的形成方法包括：提供一衬底，所述衬底表面形成有堆叠结构，所述堆叠结构包括沿垂直衬底表面方向相互堆叠的牺牲层和绝缘层；刻蚀所述堆叠结构至衬底表面，形成栅线隔槽；采用湿法刻蚀工艺，沿所述栅线隔槽去除所述牺牲层；其中，所述湿法刻蚀工艺包括：第一刻蚀阶段和第二刻蚀阶段，所述第二刻蚀阶段位于所述第一刻蚀阶段之后，所述第一刻蚀阶段的刻蚀液中的Si浓度小于第二刻蚀阶段的刻蚀液中的Si浓度。上述半导体结构的形成方法有利于提高半导体结构的性能。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

在3D NAND存储器的形成过程中，首先会在衬底表面形成牺牲层和绝缘层的堆叠结构，然后形成贯穿所述堆叠结构的栅线隔槽之后，沿栅线隔槽去除所述牺牲层，形成控制栅极。

现有技术中，通常采用湿法刻蚀工艺去除所述牺牲层，在刻蚀过程中，会出很多刻蚀副产物，副产物容易聚集在绝缘层上，特别是绝缘层的端部，造成绝缘层的厚度不均匀，影响最终形成的3D NAND存储器的性能。

如何在去除牺牲层的过程中，避免副产物聚集，是目前亟待解决的问题。

发明内容

本发明所要解决的技术问题是，提供一种半导体结构的形成方法，能够提高半导体结构的性能。

为了解决上述问题，本发明提供了一种半导体结构的形成方法，包括：提供一衬底，所述衬底表面形成有堆叠结构，所述堆叠结构包括沿垂直衬底表面方向相互堆叠的牺牲层和绝缘层；刻蚀所述堆叠结构至衬底表面，形成栅线隔槽；采用湿法刻蚀工艺，沿所述栅线隔槽去除所述牺牲层；其中，所述湿法刻蚀工艺包括：第一刻蚀阶段和第二刻蚀阶段，所述第二刻蚀阶段位于所述第一刻蚀阶段之后，所述第一刻蚀阶段的刻蚀液中的Si的质量浓度小于第二刻蚀阶段的刻蚀液中的Si的质量浓度。

可选的，所述湿法刻蚀工艺的两个刻蚀阶段中，所述第一刻蚀阶段的刻蚀时间小于第二刻蚀阶段的刻蚀时间。

可选的，所述牺牲层的材料为氮化硅，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液。

可选的，所述第一刻蚀阶段采用的刻蚀液中，Si的质量浓度为5ppm～25ppm。

可选的，所述第一刻蚀阶段的刻蚀时间为20min～30min。

可选的，所述第二刻蚀阶段采用的刻蚀液中，Si的质量浓度为 35ppm～95ppm。

可选的，所述第二刻蚀阶段的刻蚀时间为80min～180min。

可选的，所述堆叠结构内还形成有沟道孔结构，所述沟道孔结构包括：贯穿所述堆叠结构至衬底表面的沟道孔、位于所述沟道孔底部的半导体外延层、覆盖所述沟道孔侧壁表面的功能侧墙、覆盖所述功能侧墙以及半导体外延层的沟道层、以及位于所述沟道层表面填充满所述沟道孔的沟道介质层。

可选的，所述堆叠结构顶部还堆叠有盖帽层。

本发明的半导体结构的形成方法中，采用湿法刻蚀工艺去除牺牲层包括第一刻蚀阶段和第二刻蚀阶段，在第一刻蚀阶段中采用的刻蚀溶液中的Si的质量浓度小于第二刻蚀阶段的刻蚀溶液中的Si的质量浓度，从而避免在去除牺牲层的过程中造成绝缘层表面形成副产物沉积，从而确保绝缘层宽度不发生变化，使得去除牺牲层后形成的开口宽度均匀。

附图说明

图1为本发明一具体实施方式的半导体结构的示意图；

图2至图4为本发明一具体实施方式的半导体结构的形成过程的结构示意图；

图5为第一刻蚀阶段与第二刻蚀阶段中刻蚀溶液的Si的质量浓度变化图。

具体实施方式