[发明专利]处理被处理体的方法

说明书

本发明提供处理被处理体的方法，在被处理体上形成图案时，为了实现高度集成化所需的细微化，高精度地抑制最小线宽的偏差。本发明的一个实施方式的处理被处理体的方法，在被处理体的表面设有多个孔。该方法包括第一流程，该第一流程包括在孔的内表面形成膜的第一工序和各向同性地对膜进行蚀刻的第二工序。第一工序包括使用等离子体CVD法的成膜处理，膜含有硅。

技术领域

本发明涉及处理被处理体的方法。

背景技术

在电子器件的制造工序中，为了在被处理层上形成掩模并将该掩模的图案转印到该被处理层而进行蚀刻。该蚀刻可以利用等离子体蚀刻。用于等离子体蚀刻的掩模是利用光刻技术形成的。因此，形成在被处理层的图案的极限尺寸，依赖于利用光刻技术形成的掩模的分辨率。掩模的图案的分辨率有分辨极限。对电子器件的高度集成化的要求越来越高，要求形成比分辨极限小的尺寸的图案。因此，如专利文献1等所记载的那样，提出了调节图案的尺寸形状以缩小该图案的开口的宽度的技术。

现有技术文献

专利文献

专利文献1：美国专利申请公开第2016/0379824号说明书

发明内容

发明要解决的技术问题

关于图案的形成，例如可通过在SiO₂层等被处理层形成非常细微的孔来形成图案。在形成具有比掩模的图案的分辨极限小的尺寸的图案时，要求对图案的孔的非常细微的最小线宽(CD：Critical Dimension)进行控制。图案越细微，最小线宽的偏差的影响越大。尤其在采用EUV光刻(EUV：Extreme Ultra Violet，极紫外线)的情况下，初始LCDU(local CD Uniformity，局部最小线宽均匀性)可能下降。因此，期望实现一种方法，该方法例如在具有SiO₂等的被处理层上形成图案时，为了实现因高度集成化而要求的小型化，能够高精度地抑制最小线宽的偏差。

用于解决技术问题的技术方案

本发明的一个技术方案提供一种处理被处理体的方法。在被处理体中，在被处理体的表面设有多个孔。该方法包括第一流程，该第一流程包括在孔的内表面形成膜的第一工序和各向同性地对膜进行蚀刻的第二工序。第一工序包括使用等离子体CVD法的成膜处理，膜含有硅。

在上述方法中，第一工序由于包括利用等离子体CVD(plasma-enhanced ChemicalVapor Deposition，等离子体增强化学气相沉积)法的成膜处理，所以能够在孔宽较窄的孔中形成膜厚较薄的膜，在孔宽较宽的孔中形成膜厚较厚的膜。因此，即使在多个孔中孔宽发生偏差，也能够通过第一工序的成膜处理抑制该偏差。进而，由于在第二工序中各向同性地对通过第一工序形成的膜进行蚀刻，所以能够维持利用通过第一工序形成的膜减小了孔宽的偏差的状态，同时能够调节孔宽。

在一个实施方式中，反复执行第一流程。

这样，由于反复执行第一流程，所以能够通过在第一工序中形成膜厚较薄的膜并反复执行第一流程，最终形成所期望的膜厚的膜。由此能够充分地避免在孔宽较窄的孔中，孔的开口被通过第一工序形成的膜堵塞。