[发明专利]一种降低编程干扰的控制方法及装置

说明书

本发明公开了一种降低编程干扰的控制方法，所述方法应用于存储器件，所述方法包括：在预充电阶段，在所述存储器件的底栅上加载第一预设电位；在所述存储器件的P阱上加载第二预设电位；并且所述第一预设电位低于所述第二预设电位，以使所述存储器件的沟道孔的电位基于所述第一预设电位和所述第二预设电位之间的电位差而提升。

技术领域

本发明涉及存储器件技术领域，尤其涉及一种降低编程干扰的控制方法及装置。

背景技术

闪存装置(Flash Memory)是一种非易失性存储装置，在断电的情况下，仍能保持其所存储的数据信息。闪存装置的单元阵列包括多个存储单元块(block)，每个存储单元块包括多个单元串(string)，每个单元串具有垂直于衬底的沟道孔。

闪存装置的沟道孔电位是实现编程关断操作的关键参数。在编程操作中，第一个步骤是预充电步骤，该预充电步骤的目的在于提高沟道孔的电位，使沟道孔电位在脉冲期间可以提升更高，编程干扰更小。

预充电步骤通常是将顶栅TSG打开，通过在漏极上预冲一个电压，实现沟道孔电位的升高。然而，这种方法存在着一定的弊端，例如，由于已被编程的存储单元的存在，从漏极端预冲的电压难以到达源极端附近的存储单元，这将导致预充电不够充分，无法达到预期效果。

发明内容

有鉴于此，本发明的主要目的在于提供一种降低编程干扰的控制方法及装置。

为达到上述目的，本发明的技术方案是这样实现的：

本发明实施例提供了一种降低编程干扰的控制方法，所述方法应用于存储器件，所述方法包括：在预充电阶段，

在所述存储器件的底栅上加载第一预设电位；在所述存储器件的P阱上加载第二预设电位；并且所述第一预设电位低于所述第二预设电位，以使所述存储器件的沟道孔的电位基于所述第一预设电位和所述第二预设电位之间的电位差而提升。

上述方案中，所述第一预设电位为接地电位GND。

上述方案中，所述方法还包括：在预充电阶段，在所述存储器件的顶栅上加载第三预设电位，所述第三预设电位为使得所述顶栅处于开启状态的电位；在所述存储器件的位线上加载第四预设电位，所述第四预设电位等于所述第二预设电位。

上述方案中，所述第二预设电位为电源电位Vcc。

上述方案中，所述方法还包括：在预充电阶段，在所述存储器件的顶栅上加载第五预设电位，所述第五预设电位为使得所述顶栅处于关闭状态的电位。

上述方案中，所述方法还包括：在预充电阶段，将所述存储器件的位线浮置。

上述方案中，所述第二预设电位为电源电位Vcc，或者所述第二预设电位高于电源电位Vcc。

上述方案中，所述存储器件包括多个存储单元块，所述多个存储单元块分为被选中的存储单元块以及未被选中的存储单元块；

所述在存储器件的底栅上加载第一预设电位，包括：在所述被选中的存储单元块的底栅上加载第一预设电位；并将所述未被选中的存储单元块的底栅浮置。

上述方案中，所述方法还包括：在预充电阶段之后，继续在所述存储器件的P阱上加载第二预设电位，或者在所述存储器件的P阱上加载接地电位GND。

上述方案中，所述存储器件为三维NAND型存储器。

本发明实施例还提供了一种降低编程干扰的控制装置，所述控制装置应用于控制存储器件，所述装置包括：