[发明专利]一种上电缓冲单元的故障检测电路及方法

权利要求书

1.一种上电缓冲单元的故障检测电路，其特征在于：包括线性降压模块、整流滤波模块、隔离输入模块、隔离输出模块和MCU接收模块，

所述线性降压模块包括电阻单元R3和电阻单元R4，电阻单元R3的一端以及电阻单元R4的一端分别与上电缓冲单元的两端相连；

所述整流滤波模块包括二极管单元D6、二极管单元D5、电阻R5和电容单元C2，二极管单元D6包括两个串联相连的二极管D61和二极管D62，二极管单元D5包括两个串联相连的二极管D51和二极管D52，电阻单元R3的另一端与二极管D61和二极管D62的公共端相连，电阻单元R4的另一端与二极管D51和二极管D52的公共端相连，电阻R5和电容单元C2并联后的一端与二极管单元D6的阴极以及二极管单元D5的阴极均相连，电阻R5和电容单元C2并联后的另一端与二极管单元D6的阳极以及二极管单元D5的阳极均相连；

所述隔离输入模块包括电阻R6和电阻R7，电阻R7的一端与二极管单元D6的阴极相连；隔离输入模块和隔离输出模块之间设有光电耦合器PC1，光电耦合器PC1包括发光二极管D3和光敏三极管Q1，电阻R6与发光二极管D3并联相连，电阻R7的另一端与发光二极管D3的阳极相连，发光二极管D3的阴极与二极管单元D5的阳极相连；

所述隔离输出模块包括并联相连的电阻R8和电容C3，电阻R8和电容C3并联后的一端分别与光敏三极管Q1的发射极以及MCU接收模块的通用输入口相连，电阻R8和电容C3并联后的另一端接地，光敏三极管Q1的集电极与电源VCC相连。

2.根据权利要求1所述的上电缓冲单元的故障检测电路，其特征在于：所述电阻单元R3和电阻单元R4均分别由若干电阻串联形成。

3.根据权利要求1所述的上电缓冲单元的故障检测电路，其特征在于：所述电阻单元R3和电阻单元R4均分别由若干电阻混连形成。

4.根据权利要求1所述的上电缓冲单元的故障检测电路，其特征在于：还包括稳压管DZ1，稳压管DZ1的阳极与二极管单元D5的阳极相连，稳压管DZ1的阴极与发光二极管D3的阴极相连。

5.根据权利要求1所述的上电缓冲单元的故障检测电路，其特征在于：所述电容单元C2由若干电容并联形成。

6.根据权利要求1所述的上电缓冲单元的故障检测电路，其特征在于：所述上电缓冲单元包括并联相连的电阻R1和电子开关K1，电阻单元R3和电阻单元R4的一端分别与电阻R1和电子开关K1并联后的A1端和A2端相连。

7.一种如权利要求1所述的上电缓冲单元的故障检测电路的方法，其特征在于：当上电缓冲单元上电完成并正常运行时，A1端和A2端短接，A1端和A2端同电位，通过线性降压模块、整流滤波模块、隔离输入模块和隔离输出模块使得无法达到发光二极管D3的导通阈值电压，发光二极管D3不导通，光敏三极管Q1输出低电平；

当上电缓冲单元出现故障时，电阻R1置于主回路，设此时母线电流有效值为I_dc，则电阻R1两端的电压为V_R＝I_dc*R₁，为保证光电耦合器的发光二极管D3可靠导通，需要保证原边电流I_F大于1mA，则可以计算出V_R的最小动作电压，其关系式有：V_R＝V_D3+V_D5+V_D6+(R₃+R₄+R₇)*I_F，其中I_F选取1mA；

由于电阻R5和电阻R6的阻值大，为便于计算可忽略其电流分量，在关系式中V_D3，V_D5，V_D6可通过器件规格书得到其导通压降；

通过选取电阻R3、电阻R4和电阻R7的值，并结合电阻R1的值，即可求得V_R最小导通电压；V_R为最小导通电压时，流通上电缓冲电阻R1的电流小于1A，符合电阻的功率降额；隔离输出的报警信号由光敏三极管Q1输出高电平，有效防止较大电流通过R1，从而保护伺服驱动器和变频器的安全运行。