[发明专利]一种体区变掺杂的槽栅DMOS器件在审
| 申请号： | 201810955875.5 | 申请日： | 2018-08-21 |
| 公开（公告）号： | CN109065628A | 公开（公告）日： | 2018-12-21 |
| 发明（设计）人： | 高巍;杨梦琦;何文静;任敏;李泽宏;蔡少峰;张金平;张波 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06 |
| 代理公司： | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人： | 敖欢;葛启函 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 掺杂 槽栅 掺杂的 寄生 种体 雪崩击穿电流 导通电阻 导通特性 电流通路 负面影响 结构基础 栅氧化层 阈值电压 交界处 漂移区 击穿 避开 | ||
1.一种体区变掺杂的槽栅DMOS器件，其特征在于：包括从下至上依次层叠设置的金属化漏极(1)、N+衬底(2)、N-漂移区(3)、金属化源极(9)；所述N+衬底(2)的下表面与金属化漏极(1)的上表面接触，所述N-漂移区(3)的下表面与N+衬底(2)的上表面接触，所述N-漂移区(3)的上部具有槽型栅电极(4)，所述槽型栅电极(4)的侧面和底部被栅氧化层(5)包围，所述槽型栅电极(4)的两侧都具有重掺杂N型源区(7)和重掺杂P型接触区(8)，所述重掺杂N型源区(7)与槽型栅电极(4)通过栅氧化层(5)隔离，所述重掺杂N型源区(7)和重掺杂P型接触区(8)的上表面与金属化源极(9)的下表面相接触，所述N-漂移区(3)的上部还具有P型体区，所述P型体区位于槽型栅电极(4)的两侧，所述P型体区具有第一体区(61)和第二体区(62)，所述第一体区(61)位于重掺杂N型源区(7)的正下方，第一体区(61)和第二体区(62)的侧面接触，所述第一体区(61)和第二体区(62)的结深一样，所述第一体区(61)的掺杂浓度低于第二体区(62)的掺杂浓度。
2.根据权利要求1所述的一种体区变掺杂的槽栅DMOS器件，其特征在于：将P型体区划分为至少3个体区，依次为第一体区(61)、第二体区(62)……第n体区(6n)，从靠近槽栅一侧至远离槽栅一侧，掺杂浓度逐渐提高。
3.根据权利要求1所述的一种体区变掺杂的槽栅DMOS器件，其特征在于：器件中的硅材料替换为碳化硅、砷化镓、磷化铟或锗硅半导体材料。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810955875.5/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种具有多晶硅岛的LDMOS器件
- 下一篇：一种槽栅超结器件
- 同类专利
- 专利分类
