[发明专利]半导体器件及其制造方法

说明书

本发明公开了一种半导体器件，所述半导体器件包括：管道栅；字线，所述字线层叠在管道栅上；第一沟道层，所述第一沟道层被配置成穿通字线；以及第二沟道层，所述第二沟道层被形成在管道栅中以将第一沟道层连接，并且具有比第一沟道层高的杂质浓度。

本申请是于2013年03月18日向中华人民共和国国家知识产权局提交的申请号为201310085518.5、发明名称为“半导体器件及其制造方法”的中国发明专利申请的分案申请。

技术领域

本发明总体而言涉及一种半导体器件及其制造方法，更具体而言，涉及一种三维(3D)非易失性存储器件及其制造方法。

背景技术

非易失性存储器件是一种即使在电源切断时也可以保留其中储存的数据的存储器件。近来，随着存储器单元以单层形成在衬底上的二维(2D)存储器件的集成度的改善已经达到极限，提出了存储器单元层叠在衬底上的三维(3D)非易失性存储器件。

通过在衬底上垂直布置存储串或者在衬底上以“U”形方式布置存储串而层叠存储器单元，来制造3D非易失性存储器件，其中每个存储串包括全部串联连接的漏极选择晶体管、漏极侧存储器单元、管道晶体管、源极侧存储器单元以及源极选择晶体管。

管道晶体管将漏极侧存储器单元与源极侧存储器单元连接。然而，由于管道晶体管位于层叠的漏极侧存储器单元和源极侧存储器单元下方，因此制造管道晶体管困难。尤其，在制造工艺期间，管道晶体管的沟道层可能会被切断，或者阈值电压可能会受到不正确的控制，由此降低存储器件的操作可靠性。

发明内容

本发明涉及一种具有改善的操作可靠性的半导体器件及其制造方法。

本发明的一个方面提供了一种半导体器件，所述半导体器件包括：管道栅；字线，所述字线层叠在管道栅上；第一沟道层，所述第一沟道层被配置成穿通字线；以及第二沟道层，所述第二沟道层形成在管道栅中以将第一沟道层连接，并且具有比第一沟道层更高的杂质浓度。

本发明的另一个方面提供了一种半导体器件，所述半导体器件包括：源极侧存储器单元，所述源极侧存储器单元沿着第一源极侧沟道层层叠；漏极侧存储器单元，所述漏极侧存储器单元沿着第一漏极侧沟道层层叠；以及导电层，所述导电层被配置成将第一源极侧沟道层与第一漏极侧沟道层连接。

本发明的另一方面提供了一种制造半导体器件的方法，所述方法包括以下步骤：通过刻蚀第一导电层来形成沟槽；在沟槽中形成牺牲层；在形成有牺牲层的第一导电层上交替地形成第一材料层和第二材料层；通过刻蚀第一材料层和第二材料层形成沟道孔以与沟槽连接；去除经由沟道孔的底表面暴露出的牺牲层；通过在沟道孔和沟槽中形成沟道层，在沟道孔中形成第一沟道层，并且在沟槽中形成第二沟道层；通过刻蚀沟道孔之间的第一材料层和第二材料层来形成缝隙；以及经由缝隙将杂质注入到第二沟道层中。

附图说明

通过参照附图详细地描述本发明的各种实施例，本发明的以上和其它的特点和优点对于本领域的技术人员将变得更加显然，其中：

图1A至图1D是根据本发明的不同实施例的半导体器件的截面图；

图2A和图2B是说明根据本发明的不同实施例的半导体器件的单元阵列的部分的电路图；

图3A至图3D是根据本发明的一个实施例的用于制造半导体器件的方法的截面图；

图4是根据本发明的另一个实施例的存储系统的框图；以及

图5是根据本发明的另一个实施例的计算系统的框图。

具体实施方式