[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

多个字线，所述多个字线层叠在彼此的顶部上；

多个第一沟道层，所述多个第一沟道层被配置成穿通所述字线；以及

第二沟道层，所述第二沟道层在所述多个字线之下以将所述多个第一沟道层连接，并且具有比所述多个第一沟道层高的杂质浓度。

2.如权利要求1所述的半导体器件，其中，所述多个第一沟道层每个都包括未掺杂的多晶硅层，以及

所述第二沟道层包括掺杂的多晶硅层。

3.如权利要求2所述的半导体器件，其中，所述第二沟道层包括N型多晶硅层或P型多晶硅层。

4.如权利要求1所述的半导体器件，其中，所述第二沟道层包括：

多个第一区，所述多个第一区与所述多个第一沟道层接触；以及

第二区，所述第二区被设置在所述多个第一区之间，并且具有比所述多个第一区高的杂质浓度。

5.如权利要求4所述的半导体器件，其中，所述多个第一区每个都包括低浓度的N型杂质或P型杂质，以及

所述第二区包括高浓度的N型杂质或P型杂质。

6.如权利要求4所述的半导体器件，其中，所述多个第一区具有半导体属性，以及所述第二区具有导电属性。

7.如权利要求1所述的半导体器件，其中，所述第二沟道层具有导电属性。

8.如权利要求1所述的半导体器件，还包括缝隙，所述缝隙被配置成穿通所述字线，并且被设置在所述第二沟道层之上。

9.如权利要求1所述的半导体器件，还包括：

管道栅，所述管道栅在所述字线之下，其中，所述管道栅被配置成包围所述第二沟道层的侧表面和下表面。

10.如权利要求9所述的半导体器件，还包括虚设管道栅，所述虚设管道栅被形成在所述管道栅上，并且被配置成包围所述第二沟道层的上表面。

11.如权利要求10所述的半导体器件，其中，所述虚设管道栅包括未掺杂的多晶硅层。

12.如权利要求9所述的半导体器件，其中，所述管道栅被配置成包围所述第二沟道层的上表面、侧表面以及下表面。

13.如权利要求1所述的半导体器件，还包括第一存储层，所述第一存储层包括设置在所述多个第一沟道层和所述第二沟道层与字线之中的隧道绝缘层、电荷储存层以及电荷阻挡层中的全部或一些。

14.一种半导体器件，包括：

多个字线，所述多个字线层叠在彼此的顶部上；

多个第一多晶硅层，所述多个第一多晶硅层被配置成穿通所述字线；以及

第二多晶硅层，所述第二多晶硅层在所述多个字线之下以将所述多个第一多晶硅层连接，并且具有比所述多个第一多晶硅层高的杂质浓度。

15.一种半导体器件，包括：

第一存储器单元，所述第一存储器单元沿着第一沟道层层叠；

第二存储器单元，所述第二存储器单元沿着第二沟道层层叠；以及，

导电层，所述导电层被配置成将所述第一沟道层与所述第二沟道层连接；

第一晶体管，所述第一晶体管连接在所述第一存储器单元与所述导电层之间；以及第二晶体管，所述第二晶体管连接在所述第二存储器单元与所述导电层之间，

其中，所述第一晶体管和所述第二晶体管包括第三沟道层，所述第三沟道层具有比所述第一沟道层和所述第二沟道层更高的杂质浓度。