[发明专利]电路结构及其制作方法

说明书

本发明提供一种电路结构，其包括：多条第一导电线，在第一方向上延伸，所述第一导电线在与所述第一方向正交的第二方向上具有第一节距；多条连接线，在所述第二方向上延伸，所述连接线在第一方向上具有第二节距，所述第二节距大于所述第一节距；以及多个连接结构，连接相应的第一导电线以使电流流动至相应的连接线，所述连接结构各自包括在所述第一方向上延伸的多个区段，所述多个区段中的区段在第二方向上相对于所述多个区段中的相邻区段具有过渡节距，所述过渡节距大于或等于所述第一节距且小于所述第二节距。本发明另提供一种电路结构的制作方法。

技术领域

本发明所揭露的技术涉及集成电路上的图案化材料条带及其工艺，所述工艺包括使用自对准多重图案化方法(self-aligned multiple patterning method)来制作集成电路。

背景技术

集成电路通常用于制作例如存储器芯片等各种各样的电子装置。迫切需要减小集成电路的大小以增大各别组件的密度且因此增强集成电路的功能性。集成电路上的最小节距(其为相同类型的两个相邻结构(例如两个相邻字线)的相同的点之间的最小距离)常被用作对电路密度的代表性量测。

电路密度的增大常受到可获得的光刻装备的分辨率限制。给定的光刻装备可提供的特征及空间的最小大小与其分辨率容量(resolution capacity)相关。

给定的光刻装备可提供的最小特征宽度与最小空间宽度之和是给定的装备可提供的最小节距。最小特征宽度可常常近似于最小空间宽度，以使给定的光刻装备可提供的最小节距近似于其可提供的最小特征宽度的两倍。

一种将集成电路装置的节距减小至低于通过光刻而提供的最小节距的方式是通过使用双重图案化(double patterning)或四重图案化(quadruple patterning)(有时称作多重图案化)。通过此种方法，单个掩模通常用于在基底上形成一系列平行的材料条带。不同的方法可被接着用于将每一平行的材料条带转变成多个平行的材料条带。各种方法通常使用一系列沉积步骤及蚀刻步骤来进行此种操作。

在光学光刻的期间可能发生光学近接效应(optical proximity effect)。光学近接效应是特征的线宽(line width)随着其他附近特征的近接而出现的变化。

在用于使用多重图案化工艺来制造集成电路的掩模中，扇出型图案将存储器阵列中的字线的阵列图案连接至搭接接垫(1anding pad)的接垫图案。阵列图案相对于字线具有均匀节距及临界尺寸偏差(即，节距内的线/空间比率)。扇出型图案相对于字线具有与上述均匀节距不同的节距，且扇出型图案较阵列图案具有更大的临界尺寸偏差。由于光学近接效应，扇出型图案中的节距的非均匀性及扇出型图案的更大的临界尺寸偏差可能导致字线出现可靠性问题，举例来说，在扇出型图案附近的字线会变窄或者关键尺寸缩小导致相邻的字线会发生短路。

提供可将扇出型区域中的光学近接效应最小化以可靠地制造扇出型图案附近的字线的技术是被期望的。

发明内容

本发明提供一种电路结构，所述电路结构包括：多条第一导电线(例如字线)，在第一方向上延伸；多条连接线，在第二方向上延伸以将对应的第一导电线连接至具有较大节距(pitch)的特征(例如接触搭接接垫)；以及多个连接结构，连接相应的第一导电线以使电流流动至相应的连接线。

由于通过例如自对准双重图案化而形成或者出于对装置上的结构进行布局的目的，第一导电线可成对地进行配置。相似地，由于在相同的制造步骤中被作为第一导电线来制作，因此连接线可成对地进行配置。一对第一导电线在与第一方向正交的第二方向上具有第一节距。一对连接线各自具有第一连接线与第二连接线。一对连接线在第一方向上具有第二节距，且第二节距大于第一节距。

连接结构中的每一者包括在第一方向上延伸的多个区段，多个区段中的区段在第二方向上相对于多个区段中的相邻区段具有过渡节距，过渡节距大于或等于第一节距且小于第二节距。