[发明专利]半导体存储装置

说明书

本发明涉及半导体存储装置。本发明公开了一种能够执行第一模式和第二模式的半导体存储装置，所述第一模式具有第一潜伏期，所述第二模式具有比所示第一潜伏期长的第二潜伏期。该半导体存储装置包括：焊盘单元，该焊盘单元被配置为从外部接收地址和命令；第一延迟电路，该第一延迟电路被配置为将所述地址延迟与所述第一潜伏期对应的时间；第二延迟电路，该第二延迟电路包括串联的移位寄存器，并被配置为将所述地址延迟与所述第一潜伏期和所述第二潜伏期之间的差值对应的时间；以及控制器，该控制器被配置为在执行所述第二模式时使用所述第一延迟电路和所述第二延迟电路。

本申请是申请日为2014年7月29日、申请号为201480048217.8、发明名称为“半导体存储装置”的申请的分案申请。

相关申请的交叉引用

本申请基于2013年9月4日提交的美国临时申请61/873,800和2014年3月7日提交的美国专利申请14/201,686，并要求其优先权，所述申请的全部内容通过引用结合至此。

技术领域

本说明书中描述的实施方式涉及一种半导体存储装置。

背景技术

磁阻式随机存取存储器(MRAM)是一种存储装置，其利用具有磁阻效应的磁性元件作为存储信息的存储单元，并作为下一代存储装置以其运行速度高，容量大和非易失性的特点已经获得大量关注。此外，对替代易失存储器，例如DRAM或SRAM的MRAM进行了大量研发工作。在这种情况下，受研发成本限制和为了实现平滑替代，MRAM优选和DRAM或SRAM具有相同规格。

附图说明

图1是根据第一实施方式的半导体存储装置的示意图；

图2为显示了存储核和周边电路的实施例的框图；

图3为存储单元阵列的电路图，该存储单元阵列包括在一个存储体(bank)中；

图4是关于命令和地址的时间图；

图5显示了读取潜伏期(latency)和写入潜伏期的实施例；

图6为解释了针对潜伏期的移位寄存器的数量的实施例的示图；

图7为针对潜伏期的延迟电路的电路图；

图8为解释了针对实例B的潜伏期的移位寄存器的示图；

图9为解释了实例A和实例B之间的潜伏期间隔(gap)；

图10为解释了第一实施方式的概念的示图；

图11为显示了根据对比实施例的读取到写入操作的时间图；

图12为显示了根据对比实施例的写入到读取操作的时间图；

图13为显示了根据实施例的读取到写入操作的时间图；

图14为显示了根据实施例的写入到读取操作的时间图；

图15显示了多种模式的读取到写入(R2W)和写入到读取(W2R)；

图16为对参数进行解释的示图；

图17为解释了信号WTRDB的最小和最大延迟时间的示图；

图18为解释了信号WTRDB的延迟时间的示图；

图19为显示了电路装置的实施例的框图，该电路装置包括间隔移位寄存器；

图20为时钟生成器的电路图；

图21为图19所示间隔延迟电路的电路图；

图22为解释了行相关信号的ICA分配的示图；

图23为解释了列相关信号的ICA分配的示图；