[发明专利]一种半导体器件及其形成方法有效
| 申请号： | 201810925081.4 | 申请日： | 2018-08-14 |
| 公开（公告）号： | CN110828542B | 公开（公告）日： | 2023-06-20 |
| 发明（设计）人： | 伏广才 | 申请（专利权）人： | 中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L29/06 | 分类号： | H01L29/06;H01L21/336;H01L29/78 |
| 代理公司： | 北京睿派知识产权代理有限公司 11597 | 代理人： | 刘锋 |
| 地址： | 300000 天津*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 半导体器件 及其 形成 方法 | ||
本发明实施例提供了一种半导体器件及其形成方法，本发明实施例在LDMOS晶体管器件的部分栅极结构的侧壁和上表面和漂移区的表面上形成材质为绝缘材料的第一金属硅化物阻挡层和材质为导电材料或半导体材料的第二金属硅化物阻挡层，由此，金属硅化物阻挡层的复合结构还可以同时相当于多个浮栅，可以使器件的电场分布均匀，提高击穿电压。同时，金属硅化物阻挡层设置在栅极和漂移区的交界区域，由此，可以减小器件的尺寸。
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件及其形成方法。
背景技术
横向扩散金属氧化物半导体(Laterally Diffused Metal OxideSemiconductor，LDMOS)，由于其更容易与互补金属氧化物半导体(Complementary MetalOxide Semiconductors，CMOS)的逻辑工艺兼容而被广泛应的用于功率集成电路中。LDMOS晶体管在关键的器件特性方面，如增益、线性度、开关性能、散热性能以及减少级数等方面具有明显优势。
现有的LDMOS晶体管器件采用在栅极到漏区间的浅沟槽隔离区(Shallow TrenchIsolation，STI)表面形成一个或者两个浮栅来调整电场分布。然而，现有的LDMOS的击穿电压还需要提高。
发明内容
有鉴于此，本发明实施例提供了一种半导体器件及其形成方法，以提高LDMOS晶体管器件的击穿电压。
本发明实施例提供了一种半导体器件的形成方法，包括：
提供半导体衬底，所述半导体衬底内形成有相互分隔的体区和漂移区；
形成与部分所述体区以及部分所述漂移区交叠的栅极结构；
在所述体区中形成源区，在所述漂移区中形成漏区；
形成第一金属硅化物阻挡层，所述第一金属硅化物阻挡层覆盖所述漂移区和靠近漂移区一侧的部分所述栅极结构；以及
在所述第一金属硅化物阻挡层上形成第二金属硅化物阻挡层；
其中，所述第一金属硅化物阻挡层为绝缘材料，所述第二金属硅化物阻挡层为导电材料或半导体材料。
进一步地，所述第二金属硅化物阻挡层的材质为纳米硅量子点。
进一步地，所述形成第二金属硅化物阻挡层包括：
沉积多晶硅层；以及
热氧化所述多晶硅层以形成纳米硅量子点层。
进一步地，所述多晶硅层的厚度为2nm～5nm。
进一步地，所述沉积多晶硅层的方法为化学气相沉积法。
进一步地，所述第二金属硅化物阻挡层的层数为一层或多层。
进一步地，所述第一金属硅化物阻挡层的材质为富硅二氧化硅。
进一步地，所述第二金属硅化物阻挡层的面积小于或等于第一金属硅化物阻挡层的面积。
根据本发明实施例的第二方面，提供了一种半导体器件，包括：
半导体衬底，所述半导体衬底包括相互分隔的体区和漂移区；
源区，所述源区形成在体区中；
漏区，所述漏区形成在漂移区中；
栅极结构，所述栅极结构与所述体区以及所述漂移区交叠；
第一金属硅化物阻挡层，所述第一金属硅化物阻挡层覆盖所述漂移区和靠近漂移区一侧的部分所述栅极结构；以及
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810925081.4/2.html，转载请声明来源钻瓜专利网。
- 上一篇：一种锂电池的负极及其制备方法和锂电池
- 下一篇：一种半导体器件的形成方法
- 同类专利
- 专利分类
