[发明专利]外设式多芯片封装结构及其制作方法

说明书

本发明揭示了一种外设式多芯片封装结构及其制作方法，多芯片封装结构包括：封装基板，具有若干通孔，且基板下表面的一侧具有若干外部引脚；功能芯片，设置于封装基板的上方，功能芯片的第一下表面具有若干第一电极；滤波器芯片，设置于封装基板的上方，滤波器芯片的第二下表面具有若干第二电极；若干互连结构，用于经由若干通孔而导通若干第一电极、若干第二电极及若干外部引脚。本发明利用封装技术将两个不同的芯片封装于同一封装基板，可以实现多芯片的高度集成，提高封装基板的利用率，进而实现多芯片封装结构的小型化，另外，本发明的两个芯片均是平面集成，不需要进行芯片的预埋操作，工艺简单。

技术领域

本发明涉及半导体封装领域，尤其涉及一种外设式多芯片封装结构及其制作方法。

背景技术

为迎合电子产品日益轻薄短小的发展趋势，滤波器与射频发射组件/接收组件需要被高度集成在有限面积的封装结构中，形成系统级封装(SystemInPackage，SIP)结构，以减小硬件系统的尺寸。

对于系统级封装结构中的滤波器与射频前端模块封装整合技术，业内仍存在相当多的技术问题亟需解决，例如，滤波器的保护结构、多个芯片之间的连接结构、多个芯片的布局等等。

发明内容

本发明的目的在于提供一种外设式多芯片封装结构及其制作方法。

为实现上述发明目的之一，本发明一实施方式提供一种外设式多芯片封装结构，包括：

封装基板，具有相对设置的基板上表面及基板下表面，所述封装基板具有若干通孔，且所述基板下表面的一侧具有若干外部引脚；

功能芯片，设置于所述封装基板的上方，所述功能芯片具有相对设置的第一上表面及第一下表面，所述第一下表面与所述基板上表面面对面设置，且所述第一下表面具有若干第一电极；

滤波器芯片，设置于所述封装基板的上方，所述滤波器芯片具有相对设置的第二上表面及第二下表面，所述第二下表面与所述基板上表面面对面设置，且所述第二下表面具有若干第二电极；

若干互连结构，用于经由若干通孔而导通若干第一电极、若干第二电极及若干外部引脚。

作为本发明一实施方式的进一步改进，所述互连结构包括金属柱、焊锡及电镀层结构，所述金属柱设置于所述第一电极及所述第二电极的下方，所述电镀层结构导通所述外部引脚，所述焊锡用于导通所述金属柱及所述电镀层结构。

作为本发明一实施方式的进一步改进，所述电镀层结构包括覆盖于所述通孔内壁并往所述基板上表面、所述基板下表面方向延伸的电镀层，所述电镀层的上表面与所述第一电极/所述第二电极之间通过所述焊锡连接，所述焊锡连接所述第一电极/所述第二电极，且所述焊锡包覆所述金属柱并往所述通孔方向延伸而导通所述通孔内壁的所述电镀层。

作为本发明一实施方式的进一步改进，所述电镀层结构还包括连接于所述电镀层下方的下重布线层，所述多芯片封装结构还包括包覆所述电镀层及所述焊锡的第一绝缘层以及包覆所述第一绝缘层及所述下重布线层的第二绝缘层，所述下重布线层经过所述第二绝缘层上的孔洞导通所述电镀层并往所述第二绝缘层的下表面方向延伸，所述外部引脚连接所述下重布线层，且所述第二绝缘层暴露所述外部引脚。

作为本发明一实施方式的进一步改进，所述多芯片封装结构还包括围堰，所述围堰与所述第二下表面及所述基板上表面配合而围设形成空腔。

作为本发明一实施方式的进一步改进，所述围堰包括第一围堰及第二围堰，所述第一围堰位于对应所述滤波器芯片的所述通孔的内侧，所述第一围堰与所述第二下表面及所述基板上表面配合而围设形成空腔，所述第二围堰填充所述第一下表面/所述第二下表面与所述基板上表面之间的其他区域。

作为本发明一实施方式的进一步改进，所述第二围堰朝远离所述第一围堰的方向延伸直至所述第二围堰的外侧缘与所述封装基板的外侧缘齐平。