[发明专利]一种瞬态电压抑制器及其制作方法

说明书

本发明涉及一种瞬态电压抑制器及其制作方法，所述方法包括：提供衬底；在所述衬底上形成沟槽；在所述沟槽侧壁及底部的衬底区域内交替形成多个第一导电类型及第二导电类型的注入子区，其中，在所述沟槽底部的衬底区域内形成的是第一导电类型的注入子区，在所述沟槽侧壁的衬底区域的顶部内形成的是第二导电类型的注入子区；在所述沟槽侧壁上形成侧墙；形成第一电极及第二电极；其中，所述第一电极形成于所述沟槽内与位于所述沟槽底部的第一导电类型的注入子区电连接，所述第二电极与位于所述沟槽侧壁的衬底区域的顶部的第二导电类型的注入子区电连接。

技术领域

本发明涉及半导体技术领域，具体的说是一种瞬态电压抑制器及其制作方法。

背景技术

瞬态电压抑制器是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。以功率MOS管(metal-oxid-semiconductor，金属-氧化物-半导体)为例，目前常用的瞬态电压抑制器均做在器件的栅极衬垫上，起到放电保护栅极氧化层的作用。由于当前的瞬态电压抑制器通常为平面结构，对于某些器件或电路，若要增加瞬态电压抑制器的保护电压，就必须要串联更多的二极管以实现分压，这对于面积的浪费不可避免，同时也不利于器件或电路的布局。

发明内容

本发明实施例提供了一种瞬态电压抑制器及其制作方法，可以实现在不增加器件面积的前提下增加保护电压，可靠性高，且性能稳定。

第一方面，本发明提供了一种瞬态电压抑制器，包括：具有一沟槽的衬底；形成在所述沟槽侧壁及底部的衬底区域的多个交替的第一导电类型及第二导电类型的注入子区，其中，在所述沟槽底部对应的衬底区域内形成的是第一导电类型的注入子区，在所述沟槽侧壁对应的衬底区域的顶部内形成的是第二导电类型的注入子区；形成于所述沟槽侧壁上的侧墙；第一电极，所述第一电极形成于所述沟槽内与位于所述沟槽底部的第一导电类型的注入子区电连接；及第二电极，所述第二电极与位于所述衬底上表面的第二导电类型的注入子区电连接。

第二方面，本发明提供了一种瞬态电压抑制器的制作方法，所述方法包括：提供衬底；在所述衬底上形成沟槽；在所述沟槽侧壁及底部的衬底区域内交替形成多个第一导电类型及第二导电类型的注入子区，其中，在所述沟槽底部对应的衬底区域内形成的是第一导电类型的注入子区，在所述沟槽侧壁对应的衬底区域的顶部内形成的是第二导电类型的注入子区；在所述沟槽侧壁上形成侧墙；形成第一电极及第二电极；其中，所述第一电极形成于所述沟槽内与位于所述沟槽底部的第一导电类型的注入子区电连接，所述第二电极与位于所述沟槽侧壁的衬底区域的顶部的第二导电类型的注入子区电连接。

本发明实施例通过形成所述沟槽以及在所述沟槽侧壁及底部的衬底区域内形成多个交替的第一导电类型及第二导电类型的注入子区的方式，进而形成所述瞬态电压抑制器，若需要增加瞬态电压抑制器的保护电压，仅需增加沟槽的深度，增加掺杂离子的注入即可，不需要增加器件的面积，同时也方便器件或电路的布局。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例提供的瞬态电压抑制器的制造方法的流程示意图；

图2是本发明一实施例提供的瞬态电压抑制器的剖面结构示意图；

图3至图16是本发明一实施例提供的瞬态电压抑制器的形成过程的剖面结构示意图；

图17是本发明另一实施例提供的瞬态电压抑制器的剖面结构示意图；