[发明专利]反馈系统及其操作方法有效
申请号: | 201810877648.5 | 申请日: | 2018-08-03 |
公开(公告)号: | CN109817254B | 公开(公告)日: | 2022-11-04 |
发明(设计)人: | 金东铉;姜舜求;金宝滥 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G11C11/16 | 分类号: | G11C11/16 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 刘久亮 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 反馈 系统 及其 操作方法 | ||
1.一种锁定信号生成电路,该锁定信号生成电路包括:
输入信号控制电路,该输入信号控制电路被配置成接收输入信号和两个基准信号并且输出状态信号和用于控制所述输入信号的电平的代码信号,所述状态信号表示所述输入信号的电平与所述两个基准信号的电平的比较结果;
预锁定信号生成器,该预锁定信号生成器被配置成接收所述状态信号当中的上/下信号,并且响应于所述上/下信号而输出将用于决定所述输入信号的电平将被固定的时刻的预锁定信号,所述上/下信号表示所述输入信号的电平是高于还是低于所述两个基准信号的电平;以及
信号处理电路,该信号处理电路被配置成接收所述状态信号当中的模糊信号和所述预锁定信号,并且使用所述模糊信号和所述预锁定信号来输出用于控制所述输入信号以固定所述输入信号的电平的锁定信号,所述模糊信号是当所述输入信号的电平介于所述两个基准信号的电平之间时被输出的。
2.根据权利要求1所述的锁定信号生成电路,其中:
所述两个基准信号包括第一基准信号和第二基准信号,并且
所述第一基准信号的电平高于所述第二基准信号的电平。
3.根据权利要求2所述的锁定信号生成电路,其中,所述输入信号控制电路包括:
比较器,该比较器被配置成接收所述输入信号、所述第一基准信号和所述第二基准信号,当所述输入信号的电平低于所述第二基准信号的电平时,输出具有低状态的上/下信号,当所述输入信号的电平高于所述第一基准信号的电平时,输出具有高状态的上/下信号,并且当所述输入信号的电平高于所述第二基准信号的电平并且低于所述第一基准信号的电平时,输出所述模糊信号;以及
代码信号生成器,该代码信号生成器被配置成当所述上/下信号具有低状态时,输出用于将所述输入信号的电平增大1个代码的上代码信号作为所述代码信号,并且当所述上/下信号具有高状态时,输出用于将所述输入信号的电平减小1个代码的下代码信号作为所述代码信号。
4.根据权利要求3所述的锁定信号生成电路,其中,当输出所述模糊信号时,所述比较器不改变所述上/下信号的状态。
5.根据权利要求4所述的锁定信号生成电路,其中,所述预锁定信号生成器包括:
边沿检测器,该边沿检测器被配置成通过检测所述上/下信号的状态改变来输出边沿检测信号;
边沿计数器,该边沿计数器被配置成对所述边沿检测信号进行计数,并且在输入了预设数目的边沿检测信号时输出边沿计数信号;以及
预锁定信号输出电路,该预锁定信号输出电路被配置成使用所述边沿计数信号来输出所述预锁定信号。
6.根据权利要求5所述的锁定信号生成电路,其中,所述信号处理电路被配置成:
从输出所述模糊信号时到所述上/下信号的状态改变时,对所述输入信号的电平增大或减小的代码数进行计数,并且
在所述输入信号的电平减小或增大达与计数的代码数除以2得到的商的四舍五入值对应的代码数之后,输出所述锁定信号。
7.根据权利要求6所述的锁定信号生成电路,其中,所述信号处理电路包括:
第一计数器,该第一计数器被配置成对从输出所述模糊信号时到所述上/下信号的状态改变时输入所述模糊信号的次数进行计数;
寄存器,该寄存器被配置成存储指示由所述第一计数器计数的输入所述模糊信号的次数的计数数据;
第二计数器,该第二计数器被配置成接收所述预锁定信号,并且输出通过将所述预锁定信号延迟达所述计数数据除以2得到的商而获得的回滚数据;以及
锁定信号输出电路,该锁定信号输出电路被配置成通过将所述回滚数据与盲区高位数据进行比较来输出所述锁定信号,所述盲区高位数据是所述计数数据中的除了最低有效位以外的数据。
8.根据权利要求7所述的锁定信号生成电路,其中,所述边沿计数器被配置成在所述边沿检测信号被输入两次时,输出所述边沿计数信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810877648.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种控制体电位的MRAM芯片
- 下一篇:易失性存储器装置及其自刷新方法