[发明专利]每位多单元的非易失性存储器单元

权利要求书

1.一种每位多单元的非易失性存储器单元，其特征在于，包含：

一半导体基底，包括通过沟槽隔离区域彼此分开的第一氧化物界定区

域、第二氧化物界定区域和第三氧化物界定区域，其中第一、第二和第三氧化物界定区域彼此平行并沿一第一方向延伸，并且其中第一氧化物界定区域位于第二氧化物界定区域和第三氧化物界定区域之间；以及

多数个串联连接的单层多晶硅浮置栅极晶体管，设置在所述第一氧化物界定区域上；

其中各所述串联连接的单层多晶硅浮置栅极晶体管包括沿一第二方向连续向所述第二氧化物界定区域延伸并与设置在所述第二氧化物界定区域中的一擦除栅极区域相邻的第一浮置栅极延伸部；

其中各所述串联连接的单层多晶硅浮置栅极晶体管包括沿第二方向连续向所述第三氧化物界定区域延伸的第二浮置栅极延伸部，并且其中所述第二浮置栅极延伸部电容耦合到所述第三氧化物界定区域中的一控制栅极区域。

2.根据权利要求1所述的每位多单元的非易失性存储器单元，其特征在于，另包括设置在所述第一氧化物界定区域上的一选择晶体管。

3.根据权利要求2所述的每位多单元的非易失性存储器单元，其特征在于，另包括设置在所述第一氧化物界定区域上的一字线晶体管。

4.根据权利要求3所述的每位多单元的非易失性存储器单元，其特征在于，所述第一氧化物界定区域设置在一P型井内。

5.根据权利要求3所述的每位多单元的非易失性存储器单元，其特征在于，所述串联连接的单层多晶硅浮置栅极晶体管的一端电连接到所述选择晶体管的一连接端。

6.根据权利要求5所述的每位多单元的非易失性存储器单元，其特征在于，所述串联连接的单层多晶硅浮置栅极晶体管的另一端电耦合到所述字线晶体管的一连接端。

7.根据权利要求4所述的每位多单元的非易失性存储器单元，其特征在于，所述选择晶体管是NMOS选择晶体管，并且包括所述P型井中的一N⁺源极掺杂区、与N⁺源极掺杂区间隔开的一第一N⁺共享掺杂区、所述N⁺源极掺杂区和所述第一N⁺共享掺杂区之间的一选择栅极沟道区域，以及覆盖所述选择栅极沟道区域的一选择栅极。

8.根据权利要求7所述的每位多单元的非易失性存储器单元，其特征在于，所述N⁺源极掺杂区电耦合到一源极线。

9.根据权利要求7所述的每位多单元的非易失性存储器单元，其特征在于，所述串联连接的单层多晶硅浮置栅极晶体管通过所述第一N⁺共享掺杂区电耦合到所述选择晶体管。

10.根据权利要求4所述的每位多单元的非易失性存储器单元，其特征在于，所述字线晶体管是NMOS字线晶体管，并且包括所述P型井中的一第二N⁺共享掺杂区、与第二N⁺共享掺杂区间隔开的一N⁺漏极掺杂区、所述第二N⁺共享掺杂区与所述N⁺漏极掺杂区之间的一沟道区域，以及覆盖所述沟道区域的一字线。

11.根据权利要求10所述的每位多单元的非易失性存储器单元，其特征在于，所述N⁺漏极掺杂区电耦合到一位线。

12.根据权利要求10所述的每位多单元的非易失性存储器单元，其特征在于，所述串联连接的单层多晶硅浮置栅极晶体管通过所述第二N⁺共享掺杂区电耦合到所述字线晶体管。

13.根据权利要求3所述的每位多单元的非易失性存储器单元，其特征在于，各所述串联连接的单层多晶硅浮置栅极晶体管的阈值电压小于所述选择晶体管或所述字线晶体管的阈值电压。