[发明专利]一种晶体管及其制作方法

说明书

本发明提供一种晶体管及其制作方法，该方法包括：提供第一导电类型的衬底和外延层；在所述外延层上表面形成第一沟槽，其底部及侧壁形成栅氧化层并填充多晶硅以形成栅极结构；在所述外延层上表面形成第二沟槽；在所述第二沟槽底部及侧壁形成第二导电类型的体区；在所述外延层上表面形成氧化层；在所述第二沟槽内的氧化层上表面形成第三沟槽；在所述第三沟槽底部及侧壁形成第二导电类型的体区；在所述第三沟槽内部形成所述隔离氧化层；在所述第二沟槽内形成第二导电类型的深体区。本发明通过光刻精确控制导电沟道的宽度，使用氧化层防止VDMOS反偏时被击穿，采用外延形成所述深体区减小体区电阻，提升了器件的EAS能力，提高了VDMOS的工作性能。

技术领域

本发明涉及半导体技术领域，具体涉及一种新型半导体晶体管及其制作方法。

背景技术

在功率应用设备中，VDMOS(Vertical Diffused Metal Oxide Semiconductor,垂直双扩散金属氧化物半导体场效应晶体管)是一种可以广泛使用的金属氧化物半导体场效应晶体管功率器件，其具有输入阻抗高、开关速度快、工作频率高、电压控制、热稳定性好等一系列独特特点，应用于开关稳压电源、高频加热、计算机接口电路以及功率放大器等方面。VDMOS器件有一个非常重要的参数，EAS(Energy Avalanche Stress，单脉冲雪崩能量)，定义为单次雪崩状态下器件能够消耗的最大能量。功率器件工作时，在源极和漏极会产生较大的电压尖峰，必须考虑器件的雪崩能量。EAS能力也是衡量VDMOS器件的一个非常重要的参数。

一般器件的EAS失效有两种模式，热损坏和寄生三极管导通损坏。寄生三极管导通损坏是指器件本身存在一个寄生的三极管(外延层-体区-源区)，当器件关断时，源漏间的反向电流流经体区时，产生压降，如果此压降大于寄生三极管的开启电压，则此反向电流会因为三极管的放大作用将寄生三极管导通，导致失控，此时，栅极电压已不能关断VDMOS，从原理上来说，为防止失效产生，关键是防止寄生的三极管导通，为防止寄生的三极管导通，必须要减小体区电阻或者增大源区和体区的短接面积，目前的制作方法中，由于深体区距离沟道区较近，考虑到器件开启电压的问题，不能将深体区做的过浓或过深，这就给优化器件EAS能力带来了很大的困难。

发明内容

鉴于以上情况，本发明所要解决其技术问题采用以下的技术方案来实现。

第一方面，本发明实施例提供一种晶体管的制作方法,包括：提供第一导电类型的衬底；在所述衬底上表面形成第一导电类型的外延层；在所述外延层上表面形成第一沟槽，其底部及侧壁形成栅氧化层并填充多晶硅以形成栅极结构；在所述外延层上表面形成第二沟槽；在所述第二沟槽底部及侧壁形成第二导电类型的体区；在所述外延层上表面形成氧化层；在所述第二沟槽内的氧化层上表面形成第三沟槽；在所述第三沟槽底部及侧壁形成第二导电类型的体区；在所述第三沟槽内部形成所述隔离氧化层；在所述第二沟槽内形成第二导电类型的深体区；在所述体区和所述深体区形成第一导电类型的源区；在所述外延层上表面形成介质层；在所述晶体管的上表面形成源极金属层，在所述晶体管下表面形成漏极金属层。

进一步地，在所述外延层上表面形成第二沟槽具体包括，所述外延层通过光刻和刻蚀形成所述第二沟槽，所述第二沟槽形成于两个相邻的所述第一沟槽的中间。

进一步地，在所述第二沟槽内的氧化层上表面形成第三沟槽具体包括，对所述氧化层进行光刻和刻蚀形成所述第三沟槽，所述第三沟槽深度大于所述第二沟槽深度。

进一步地，形成所述体区后对所述体区进行热处理，用于使离子扩散至栅氧化层侧壁。

进一步地，在所述第二沟槽内形成第二导电类型的深体区具体包括，所述第二沟槽填充第二导电类型的重掺杂外延形成深体区，对所述深体区沿晶体管上表面进行干法回刻，用于使晶体管上表面平坦化。

进一步地，在所述深体区形成第一导电类型的源区具体包括，在所述体区和所述深体区进行光刻及离子注入形成源区，所述离子类型为第一导电类型。