[发明专利]半导体装置及其制造方法

说明书

本公开涉及半导体装置及其制造方法。一种半导体装置，包括半导体基板、栅极电极和第一接触插塞。半导体基板包括第一表面和第二表面。在半导体基板之上，形成源极区域、漏极区域、漂移区域和体区域。其中埋有栅极电极的第一沟槽在第一表面中形成。第一表面包括有效区域和外围区域。第一沟槽沿着第一方向从外围区域起在有效区域上延伸。栅极电极包括与夹在源极区域和漂移区域之间的体区域相对且与之绝缘的部分。在外围区域中，第一接触插塞电耦接到埋在第一沟槽中的栅极电极，使得当在平面图中观察时，第一接触插塞的较长边沿着第一方向。

相关申请的交叉引用

于2017年8月7日提交的日本专利申请No.2017-152602的公开内容(包括说明书、附图和摘要)通过引用整体上并入本文。

技术领域

本发明涉及半导体装置及其制造方法。

背景技术

已知有在专利文献1(日本未经审查的专利申请公开No.2006-196518)中公开的半导体装置。专利文献1中公开的半导体装置是沟槽-栅极型功率MOSFET(金属氧化物半导体场效应晶体管)，其具有超结构造。根据专利文献1中公开的半导体装置，在外围区域中的半导体基板的表面中形成沟槽。在沟槽中，埋入栅极电极。

作为沟槽-栅极型功率MOSFET的其它构造，已知的是在专利文献2(日本未经审查的专利申请公开No.2013-33931)中公开的构造和在专利文献3(日本未经审查的专利申请公开No.2012-129446)中公开的构造。

[专利文件]

[专利文献1]日本未经审查的专利申请公开No.2006-196518

[专利文献2]日本未经审查的专利申请公开No.2013-33931

[专利文献3]日本未经审查的专利申请公开No.2012-129446

发明内容

根据专利文献1中公开的半导体装置，当在平面图中看时，列区域以交错的方式布置。因此，必要的是在外围区域中其中埋有栅极电极的沟槽应该形成为避开列区域。因此，当在半导体基板中存在沟槽不能设置的位置时，沟槽必须形成为避开相关的位置。

在这种情况下，其中在外围区域中的其中埋有栅极电极的沟槽不能形成为在与外围区域平行的方向上是长线性的。即，上述不可避免地减小了电耦接到要埋入在外围区域中形成的沟槽中的栅极电极的接触插塞的较长边的尺寸。根据本发明人获取的知识，当接触插塞的较长边尺寸变小时，由于尺寸减小，接触电阻相对于面积减小增加更多。

从本说明书的描述和附图中，本发明的其它目的和新颖特征将变得清楚。

根据一个实施例的半导体装置包括半导体基板、栅极电极和第一接触插塞。半导体基板包括第一表面和与第一表面相对的第二表面。而且，在半导体基板之上形成有布置在第一表面中的第一导电类型的源极区域、布置在第二表面中的第一导电类型的漏极区域、布置在第一表面侧的漏极区域中的第一导电类型的漂移区域，以及夹在源极区域和漂移区域之间的第二导电类型的体区域，第二导电类型与第一导电类型相反。在第一表面中，设置有第一沟槽，该第一沟槽朝着第二表面延伸以到达漂移区域并且在该第一沟槽中埋入栅极电极。第一表面包括其中布置源极区域的有效区域和围绕有效区域的外围区域。当在平面图中看时，第一沟槽沿着从外围区域朝着有效区域的第一方向，从外围区域起在有效区域上延伸。栅极电极包括与夹在源极区域和漂移区域之间的体区域相对并且与之绝缘的部分。在外围区域中，第一接触插塞电耦接到埋在第一沟槽中的栅极电极，使得当在平面图中看时，第一接触插塞的较长边沿着第一方向。

根据一个实施例的半导体装置，即使当在外围区域中埋入栅极电极的沟槽不能长线性形成时，也能够抑制接触电阻的增加。

附图说明

图1是根据实施例1的半导体装置的顶视图；