[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，包括：提供基底，基底上具有鳍部，鳍部包括若干层沿基底表面法线方向重叠的第一鳍部层和位于相邻两层第一鳍部层之间的第二鳍部层；形成伪栅极结构和位于伪栅极结构两侧的第一凹槽和第二凹槽；在第一凹槽侧壁形成第一鳍部凹槽；在第二凹槽侧壁形成第二鳍部凹槽，第二鳍部层形成为第二修正鳍部层，第一鳍部凹槽和第二鳍部凹槽位于相邻第一鳍部层之间，沿鳍部延伸方向上的尺寸第一鳍部凹槽大于第二鳍部凹槽；在第一鳍部凹槽内形成第一隔离层；在第二鳍部凹槽内形成第二隔离层；形成所述第一隔离层后，在第一凹槽内形成漏端掺杂层；形成所述第二隔离层后，在第二凹槽内形成源端掺杂层。所述方法提高了半导体器件的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以 及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛 应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致 漏电流，最终影响半导体器件的电学性能。

为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应 晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应 晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖 部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；位于隔离层表面，以及 鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区 和漏区。

随着对器件性能不断提出的更高要求，催生了四面控制的全包围栅结构 (Gate-all-around)。具有全包围栅极(Gate-all-around)结构的半导体器件拥有有 效地限制短沟道效应(Short channel effect)的特殊性能，正是业界在遵循摩尔定律不断缩小器件尺寸的革新中所极其渴望的。全包围栅极结构中的薄硅膜构 成的器件沟道被器件的栅极包围环绕，而且仅被栅极控制。

然而，现有技术形成的全包围栅极结构半导体器件的性能较差。

发明内容

本发明解决的技术问题是提供一种半导体器件及其形成方法，以提高全 包围栅极结构半导体器件的性能。

为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括： 提供基底，基底上具有鳍部，鳍部包括若干层沿基底表面法线方向重叠的第 一鳍部层、以及位于相邻两层第一鳍部层之间的第二鳍部层；形成横跨鳍部 的伪栅极结构，伪栅极结构覆盖鳍部的部分顶部表面和部分侧壁表面；形成伪栅极结构后，在伪栅极结构两侧的鳍部内分别形成第一凹槽和第二凹槽； 去除所述第一凹槽侧壁的部分第二鳍部层，在相邻两层第一鳍部层之间形成 第一鳍部凹槽；去除所述第二凹槽侧壁的部分第二鳍部层，在相邻第一鳍部 层之间形成第二鳍部凹槽，所述第一鳍部凹槽沿鳍部延伸方向的尺寸大于第 二鳍部凹槽沿鳍部延伸方向的尺寸；在第一鳍部凹槽内形成第一隔离层，第 一隔离层侧壁与第一凹槽暴露出的第一鳍部层侧壁齐平；在第二鳍部凹槽内形成第二隔离层，第一隔离层侧壁与第二凹槽暴露出的第一鳍部层侧壁齐平； 形成所述第一隔离层后，在所述第一凹槽内形成漏端掺杂层；形成所述第二 隔离层后，在所述第二凹槽内形成源端掺杂层。

可选的，所述第二鳍部凹槽沿鳍部延伸方向的尺寸与第一鳍部凹槽沿鳍 部延伸方向的尺寸比为1:4～5:6。

可选的，所述在形成第一鳍部凹槽的过程中形成所述第二鳍部凹槽。

可选的，所述第一鳍部凹槽和第二鳍部凹槽的形成方法包括：对所述第 一凹槽暴露出的鳍部进行离子掺杂，在第一凹槽侧壁的鳍部内形成离子掺杂 区；形成离子掺杂区后，去除所述第一凹槽暴露出的第二鳍部层内的离子掺 杂区和第二凹槽暴露出的部分第二鳍部层，在第一凹槽侧壁形成第一鳍部凹 槽，在第二凹槽侧壁形成第二鳍部凹槽。

可选的，去除所述第一凹槽暴露出的第二鳍部层内的离子掺杂区和第二 凹槽暴露出的部分第二鳍部层的工艺为刻蚀工艺，所述刻蚀工艺对离子掺杂 区的刻蚀速率大于对第二鳍部层的刻蚀速率。