[发明专利]移位寄存器以及栅极驱动装置

说明书

本申请公开了一种移位寄存器单元包括输入模块，配置为接收输入信号；输出和低电平维持模块，耦合到所述输入模块的输出端，并在第一时钟信号的影响下，将所述输入信号传输到所述移位寄存器单元的输出端；反相模块，耦合在所述输入模块和所述输出和低电平维持模块之间，其配置为基于所述输入信号向所述输出和低电平维持模块提供放电和/或低电平维持控制信号；以及抑制模块，耦合在所述输入模块的输出端以及所述反相模块的输出端之间，配置为在所述存储器单元输出端不输出有效电平的时候部分或者全部的抑制所述第一时钟信号跳变对所述移位寄存器单元输出的影响。

技术领域

本申请属于信息显示领域，尤其涉及一种用于像素电路的移位寄存器、栅极驱动装置以及相应的方法。

背景技术

随着显示技术的发展，目前对TFT显示器性能的要求越来越高。为了精确控制TFT显示器的像素电路，往往需要与之相匹配的驱动电路，并且为了实现窄边框的显示器设计，栅极驱动电路与像素电路都是通过TFT晶体管实现的。

在传统的栅极驱动电路中，用于输出的驱动晶体管的栅极会先后经历“预充电”和“自举”阶段，从而确保电路的输出相应速度较快。在这种栅极驱动电路中，驱动晶体管会耦接到一个相对高频的时钟来实现电路的功能。但是，该时钟信号的跳变会通过驱动晶体管的寄生电容对驱动晶体管栅极的电压产生不希望的耦合作用，从而引起驱动晶体管栅极电压的波动。这种效应叫做时钟馈通效应。如果不能及时对驱动晶体管的栅极进行放电，可能会导致驱动晶体管的误导通，导致输出信号出现纹波或者错误的脉冲信号。

现有的缓解时钟馈通效应的做法包括采用下拉晶体管来对驱动晶体管的栅极进行放电。但是，下拉晶体管在电压应力下长时间工作后，会发生阈值电压漂移现象，从而影响下拉晶体管的放电速度。

因此，亟需一种能够既能对驱动晶体管栅极起到放电作用又不影响电路速度的驱动装置。

发明内容

本申请针对上述问题，本申请提供了一种移位寄存器单元，包括输入模块，配置为接收输入信号；输出和低电平维持模块，耦合到所述输入模块的输出端，并在第一时钟信号的影响下，将所述输入信号传输到所述移位寄存器单元的输出端；反相模块，耦合在所述输入模块和所述输出和低电平维持模块之间，其配置为基于所述输入信号向所述输出和低电平维持模块提供放电和/或低电平维持信号；以及抑制模块，耦合在所述输入模块的输出端以及所述反相模块的输出端之间，配置为在所述移位寄存器单元输出端不输出有效电平时，部分或者全部的抑制所述第一时钟信号跳变对所述移位寄存器输出的影响。

特别的，所述抑制模块包括一电容，其第一端耦合到所述输入模块的输出端，其第二端耦合到所述反相模块的输出端。

特别的，所述反相模块包括一反相器，所述反相器的输入端耦合到所述输入模块的输出端、所述电容的第一端、以及所述输出和低电平维持模块的充电控制信号输入端，所述反相器的输出端耦合到所述电容的第二端、以及所述输出和低电平维持模块的放电和低电平维持信号输入端；所述反相器的控制端配置为接收第二时钟信号；其中所述第二时钟信号是与所述第一时钟信号相反的信号。

特别的，当所述输入模块的输出信号为高电平时，所述反相模块的输出信号为低电平；当所述输入模块的输出信号为低电平时，所述反相模块的输出信号为所述第二时钟信号。

特别的，所述移位寄存器单元还包括辅助放电模块，耦合在所述输入模块输出端和所述反相模块输出端之间,，配置为在所述输入信号的影响下对所述反相模块的输出端进行放电。

特别的，所述反相模块包括第一晶体管，其第一极和控制极彼此耦合配置为接收所述第二时钟信号；第二晶体管，其第一极配置为接收所述第二时钟信号，其控制极耦合到所述第一晶体管的第二极；以及第三晶体管以及第四晶体管，二者的控制极都耦合到所述输入模块的输出端，二者的第二极都耦合到第一低电平，所述第三晶体管的第一极耦合到所述第一晶体管的第二极，所述第四晶体管的第一极耦合到所述第二晶体管的第二极以及所述反相模块的输出端。