[发明专利]移位寄存器以及栅极驱动装置

权利要求书

1.一种移位寄存器单元，包括：

输入模块，配置为接收输入信号；

输出和低电平维持模块，其第一输入端耦合到所述输入模块的输出端，并在第一时钟信号的影响下，将所述输入信号传输到所述移位寄存器单元的输出端；

反相模块，其输入端耦合到所述输入模块的输出端，其输出端耦合到所述输出和低电平维持模块的第二输入端，所述反相模块的第一控制端配置为接收第二时钟信号，所述反相模块的第二控制端耦合到第一低电平；

其中当所述输入模块的输出信号为高电平时，所述反相模块的输出信号为低电平；当所述输入模块的输出信号为低电平时，所述反相模块的输出信号为所述第二时钟信号，所述第二时钟信号是与所述第一时钟信号相反的信号；以及

抑制模块，耦合在所述输入模块的输出端以及所述反相模块的输出端之间，配置为在所述移位寄存器单元输出端不输出有效电平时，部分或者全部的抑制所述第一时钟信号跳变对所述移位寄存器输出的影响；

其中所述抑制模块包括一电容，其第一端耦合到所述输入模块的输出端，其第二端耦合到所述反相模块的输出端。

2.如权利要求1所述的移位寄存器单元，其中所述反相模块包括一反相器，所述反相器的输入端耦合到所述输入模块的输出端、所述电容的第一端、以及所述输出和低电平维持模块的第一输入端，所述反相器的输出端耦合到所述电容的第二端、以及所述输出和低电平维持模块的第二输入端；所述反相器的第一控制端配置为接收第二时钟信号。

3.如权利要求1所述的移位寄存器单元，还包括辅助放电模块，耦合在所述输入模块输出端和所述反相模块输出端之间,配置为在所述输入信号的影响下对所述反相模块的输出端进行放电。

4.如权利要求1-3中任一所述的移位寄存器单元，其中所述反相模块包括

第一晶体管，其第一极和控制极彼此耦合配置为接收所述第二时钟信号；

第二晶体管，其第一极配置为接收所述第二时钟信号，其控制极耦合到所述第一晶体管的第二极；以及

第三晶体管以及第四晶体管，二者的控制极都耦合到所述输入模块的输出端，二者的第二极都耦合到第一低电平，所述第三晶体管的第一极耦合到所述第一晶体管的第二极，所述第四晶体管的第一极耦合到所述第二晶体管的第二极以及所述反相模块的输出端。

5.如权利要求4所述的移位寄存器单元，其中所述反相模块还包括第五晶体管，其第一极配置为接收所述第二时钟信号，其控制极和第二极耦合到所述第一晶体管的第二极。

6.如权利要求1-3中任一所述的移位寄存器单元，其中所述输出和低电平维持模块包括

第六晶体管，其第一极耦合到所述输入模块的输出端和所述电容的第一端，其控制极耦合到所述反相模块的输出端以及所述电容的第二端，其第二极耦合到所述第一低电平；

第七晶体管和第八晶体管，二者的第一极都配置为接收所述第一时钟信号，二者的控制极都所述输入模块的输出端和所述电容的第一端，所述第七晶体管的第二极耦合到所述移位寄存器单元的级联输出端，所述第八晶体管的第二极耦合到所述移位寄存器单元的输出端；以及

第九和第十晶体管，二者的控制极都耦合到所述反相模块的输出端和所述电容的第二端，所述第九晶体管的第一极耦合到所述第七晶体管的第二极，所述第九晶体管的第二极耦合到所述第一低电平，所述第十晶体管的第一极耦合到所述第八晶体管的第二极，所述第十晶体管的第二极耦合到第二低电平。

7.如权利要求3所述的移位寄存器单元，其中，所述辅助放电模块包括第十一晶体管，其第一极耦合到所述反相模块的输出端，其控制极配置为接收所述输入信号，其第二极耦合到所述第一低电平。

8.如权利要求1-3中任一的移位寄存器单元，其中所述输入模块包括

第十二晶体管，其第一极耦合到高电平，控制极配置为接收所述输入信号；以及

第十三晶体管，其第一极耦合到所述第十二晶体管的第二极，其控制极配置为接收重置信号，其第三极耦合到所述第一低电平。