[发明专利]一种基板的制作方法及基板、显示装置

说明书

本发明实施例提供一种基板的制作方法及基板、显示装置，涉及电子技术领域，能够解决现有技术中因预留的margin较大而导致的版图浪费的问题；该基板的制作方法包括：在衬底基板上形成第一导电图案；在第一导电图案上形成第一绝缘层，在对应预设位置处形成盲孔，以形成第一绝缘图案层；在第一绝缘图案层上形成导电膜层，去除导电膜层中至少包括对应盲孔区域的部分的同时，将第一绝缘层在盲孔区域的厚度减薄；在中间导电图案上形成中间绝缘层，并在对应预设位置形成第二通孔；去除形成有中间绝缘图案层的衬底基板中，第一绝缘层中位于盲孔位置的部分；在形成有第一通孔的衬底基板上形成第二导电图案，且第二导电图案直接与第一导电图案接触。

技术领域

本发明涉及电子技术领域，尤其涉及一种基板的制作方法及基板、显示装置。

背景技术

电子器件的制作中，常常需要将位于不同层的导电图案通过过孔连接起来，尤其针对两个导电图案之间设置有其他导电图案的情况下，受限于制作工艺，一般需要将中间导电图案与位于同层、且保留在过孔位置处部分之间预留较大的工艺余量(margin)。

这样一来，由于预留的margin较大，会造成版图设计的浪费，具体的，例如，对于显示装置来说，如果在有效显示区(也即AA区)中预留较大的margin，则对高PPI(Pixels PerInch)显示装置的设计非常不利。

发明内容

本发明的实施例提供一种基板的制作方法及基板、显示装置，能够解决现有技术中因预留的margin较大而导致的版图浪费的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例一方面提供一种基板的制作方法，所述制作方法包括：在衬底基板上形成第一导电图案；在形成有所述第一导电图案的衬底基板上形成第一绝缘层，并通过半曝光掩膜工艺，在所述第一绝缘层中对应所述第一导电图案的预设位置处形成盲孔，以形成第一绝缘图案层；在形成有所述第一绝缘图案层的衬底基板上形成导电膜层，并通过刻蚀工艺，去除所述导电膜层中至少包括对应所述盲孔区域的部分，形成中间导电图案的同时，将所述第一绝缘层在所述盲孔区域的厚度进一步减薄；在形成有所述中间导电图案的衬底基板上形成中间绝缘层，并通过曝光掩膜工艺，在所述中间绝缘层对应所述预设位置形成第二通孔，以形成中间绝缘图案层；去除形成有所述中间绝缘图案层的衬底基板中，所述第一绝缘层中位于所述盲孔位置的部分，以形成第一通孔；在形成有所述第一通孔的衬底基板上形成第二导电图案，且所述第二导电图案通过所述第一通孔和所述第二通孔直接与所述第一导电图案接触、且与所述中间导电图案不接触。

可选的，所述去除形成有所述中间绝缘图案层的衬底基板中，所述第一绝缘层中位于所述盲孔位置的部分，以形成第一通孔包括：采用灰化工艺，去除形成有所述中间绝缘图案层的衬底基板中，所述第一绝缘层中位于所述盲孔位置的部分，以形成第一通孔。

可选的，所述在形成有所述第一绝缘图案层的衬底基板上形成导电膜层，并通过刻蚀工艺，去除所述导电膜层中至少包括对应所述盲孔区域的部分，形成中间导电图案的同时，将所述第一绝缘层在所述盲孔区域的厚度进一步减薄包括：所述在形成有所述第一绝缘图案层的衬底基板上形成导电膜层，并通过干法刻蚀工艺，去除至少包括对应所述盲孔位置的膜层，以形成中间导电图案的同时，将所述第一绝缘层在所述盲孔位置的厚度进一步减薄。

可选的，所述去除形成有所述中间绝缘图案层的衬底基板中，所述第一绝缘层中位于所述盲孔位置的部分，以形成第一通孔中；所述第一绝缘层中位于所述盲孔位置的部分的厚度为20nm～50nm。

可选的，所述第二通孔的孔径大于所述第一通孔的孔径。

可选的，所述第一绝缘层和所述中间绝缘层均为有机绝缘层。

本发明实施例另一方面还提供一种基板，采用前述的制作方法制得。

可选的，所述基板为阵列基板。